晶振工作原理及匹配電容選取方法

前言

大多數(shù)設(shè)計(jì)者都熟悉基于Pierce(皮爾斯)柵拓?fù)浣Y(jié)構(gòu)的振蕩器，但很少有人真正了解它是如何工作的，更遑論如何正確的設(shè)計(jì)。我們經(jīng)常看到，在振蕩器工作不正常之前，多數(shù)人是不愿付出太多精力來關(guān)注振蕩器的設(shè)計(jì)的，而此時(shí)產(chǎn)品通常已經(jīng)量產(chǎn)；許多系統(tǒng)或項(xiàng)目因?yàn)樗鼈兊木д?無法正常工作而被推遲部署或運(yùn)行。情況不應(yīng)該是如此。在設(shè)計(jì)階段，以及產(chǎn)品量產(chǎn)前的階段，振蕩器應(yīng)該得到適當(dāng)?shù)年P(guān)注。

石英晶振的特性及模型

石英晶體是一種可將電能和機(jī)械能相互轉(zhuǎn)化的壓電器件，能量轉(zhuǎn)變發(fā)生在共振頻率點(diǎn)上。它可用如下模型表示：

石英晶體模型

C0：等效電路中與串聯(lián)臂并接的電容(譯注：也叫并電容，靜電電容，其值一般僅與晶振的尺寸有關(guān))。

Lm：(動(dòng)態(tài)等效電感)代表晶振機(jī)械振動(dòng)的慣性。

Cm：(動(dòng)態(tài)等效電容)代表晶振的彈性。

Rm：(動(dòng)態(tài)等效電阻)代表電路的損耗。

晶振的阻抗可表示為以下方程(假設(shè)Rm可以忽略不計(jì))：

石英晶振的頻域電抗特性

其中Fs的是當(dāng)電抗Z=0時(shí)的串聯(lián)諧頻率(譯注：它是Lm、 Cm和Rm支路的諧振頻率)，其表達(dá)式如下：

Fa是當(dāng)電抗Z趨于無窮大時(shí)的并聯(lián)諧振頻率(譯注：它是整個(gè)等效電路的諧振頻率)，使用等式 (1)，其表達(dá)式如下：

在Fs到Fa的區(qū)域即通常所謂的：“并聯(lián)諧振區(qū)” (圖2中的陰影部分)，在這一區(qū)域晶振工作在并聯(lián)諧振狀態(tài)(譯注：該區(qū)域就是晶振的正常工作區(qū)域， Fa－ Fs就是晶振的帶寬。

帶寬越窄，晶振品質(zhì)因素越高，振蕩頻率越穩(wěn)定)。在此區(qū)域晶振呈電感特性，從而帶來了相當(dāng)于180 °的相移。其頻率FP(或者叫FL:負(fù)載頻率)表達(dá)式如下：

從表達(dá)式(4)，我們知道可以通過調(diào)節(jié)負(fù)載電容CL來微調(diào)振蕩器的頻率，這就是為什么晶振制造商在其產(chǎn)品說明書中會(huì)指定外部負(fù)載電容CL值的原因。通過指定外部負(fù)載電容CL值，可以使晶振晶體振蕩時(shí)達(dá)到其標(biāo)稱頻率。

下表給出了一個(gè)例子來說明如何調(diào)整外部參數(shù)來達(dá)到晶振電路的8MHz標(biāo)稱頻率：

使用表達(dá)式(2)、 (3)和(4)，我們可以計(jì)算出該晶振的Fs、 Fa 及FP：Fs = 7988768Hz， Fa = 8008102Hz 如果該晶振的CL為10pF，則其振蕩頻率為：FP = 7995695Hz。要使其達(dá)到準(zhǔn)確的標(biāo)稱振蕩頻率8MHz， CL應(yīng)該為4.02pF。

振蕩器原理

振蕩器由一個(gè)放大器和反饋網(wǎng)絡(luò)組成，反饋網(wǎng)絡(luò)起到頻率選擇的作用。圖3通過一個(gè)框圖來說明振蕩器的基本原理。

振蕩器的基本原理

其中：

A(f)是放大器部分，給這個(gè)閉環(huán)系統(tǒng)提供能量以保持其振蕩。

B(f)是反饋通道，它決定了振蕩器的頻率。

為了起振， Barkhausen條件必須得到滿足。即閉環(huán)增益應(yīng)大于1，并且總相移為360°。

為了讓振蕩器工作，要保證|A(f)|.|B(f)| >> 1。這意味著開環(huán)增益應(yīng)遠(yuǎn)大于1，到達(dá)穩(wěn)定振蕩所需的時(shí)間取決于這個(gè)開環(huán)增益。

然而，僅滿足以上條件是不夠解釋為什么晶體振蕩器可以開始振蕩。為了起振，還需要向其提供啟動(dòng)所需的電能。

一般來說，上電的能量瞬變以及噪聲可以提供所需的能量。應(yīng)當(dāng)注意到，這個(gè)啟動(dòng)能量應(yīng)該足夠多，從而能夠保證通過觸發(fā)使振蕩器在所需的頻率工作。

實(shí)際上，在這種條件下的放大器是非常不穩(wěn)定的，任何干擾進(jìn)入這種正反饋閉環(huán)系統(tǒng)都會(huì)使其不穩(wěn)定并引發(fā)振蕩啟動(dòng)。干擾可能源于上電，器件禁用/使能的操作以及晶振熱噪聲等...

同時(shí)必須注意到，只有在晶振工作頻率范圍內(nèi)的噪聲才能被放大，這部分相對(duì)于噪聲的全部能量來說只是一小部分，這也就是為什么晶體振蕩器需要相當(dāng)長的時(shí)間才能啟動(dòng)的原因。

Pierce振蕩器

皮爾斯振蕩器有低功耗、低成本及良好的穩(wěn)定性等特點(diǎn)，因此常見于通常的應(yīng)用中。

皮爾斯振蕩器電路

Inv：內(nèi)部反向器，作用等同于放大器。

Q：石英或陶瓷晶振。

RF：內(nèi)部反饋電阻(譯注：它的存在使反相器工作在線性區(qū), 從而使其獲得增益，作用等同于放大器)。

RExt：外部限流電阻。

CL1和CL2：兩個(gè)外部負(fù)載電容。

Cs：由于PCB布線及連接等寄生效應(yīng)引起的等效雜散電容(OSC_IN和OSC_OUT管腳上)。

Pierce振蕩器設(shè)計(jì)

反饋電阻RF

在大多數(shù)情況下，反饋電阻RF是內(nèi)嵌在振蕩器電路內(nèi)的(至少在ST的MCU中是如此)。它的作用是通過引入反饋使反向器的功能等同于放大器。

Vin和Vout之間增加的反饋電阻使放大器在Vout＝ Vin時(shí)產(chǎn)生偏置，迫使反向器工作在線性區(qū)域(圖5中陰影區(qū))。該放大器放大了晶振的正常工作區(qū)域內(nèi)的在并聯(lián)諧振區(qū)內(nèi)的噪聲(例如晶振的熱噪聲)(譯注：工作在線性區(qū)的反向器等同于一個(gè)反向放大器)，從而引發(fā)晶振起振。在某些情況下，如果在起振后去掉反饋電阻RF，振蕩器仍可以繼續(xù)正常運(yùn)轉(zhuǎn)。

反向器工作示意圖

RF的典型值于下表中給出。

負(fù)載電容CL

負(fù)載電容CL是指連接到晶振上的終端電容。CL值取決于外部電容器CL1和CL2，刷電路板上的雜散電容(Cs)。CL值由由晶振制造商給出。保證振蕩頻率精度，主要取決于振蕩電路的負(fù)載電容與給定的電容值相同，保證振蕩頻率穩(wěn)定度主要取決于負(fù)載電容保持不變。外部電容器CL1和CL2 可用來調(diào)整CL，使之達(dá)到晶振制造商的標(biāo)定值。CL的表達(dá)式如下：

CL1和CL2計(jì)算實(shí)例：例如，如果CL ＝15pF，并假定Cs = 5pF，則有：

即：CL1 = CL2 = 20pF

振蕩器的增益裕量

增益裕量是最重要的參數(shù)，它決定振蕩器是否能夠正常起振，其表達(dá)式如下：

其中：

gm是反向器的跨導(dǎo)，其單位是mA/V(對(duì)于高頻的情況)或者是μA/V(對(duì)于低頻的情況，例如 32kHz)。

gmcrit (gm critical)的值取決于晶振本身的參數(shù)。假定CL1 = CL2 ，并假定晶振的CL將與制造商給定的值相同，則gmcrit表達(dá)式如下：

其中ESR是指晶振的等效串聯(lián)電阻。根據(jù)Eric Vittoz的理論(譯注：具體可參考Eric A. Vittoz et al., "High-Performance CrystalOscillator Circuits: Theory and Application", IEEE Journal of Solid-State Circuits, vol. 23, No. 3,pp. 774-782, Jun. 1988)，放大器和兩個(gè)外部電容的阻抗對(duì)晶振的RLC動(dòng)態(tài)等效電路的電抗有補(bǔ)償作用。

基于這一理論，反向器跨導(dǎo)(gm)必須滿足：gm > gmcrit 。在這種情況下才滿足起振的振蕩條件。為保證可靠的起振，增益裕量的最小值一般設(shè)為5。例如，如果設(shè)計(jì)一個(gè)微控制器的振蕩器部分，其gm等于25mA/V。如果所選擇的石英晶振(來自 FOX公司)的參數(shù)如下：

頻率 = 8MHz， C0 = 7pF， CL = 10pF， ESR = 80 ? 那么該晶體能否與微控制器配合可靠起振？讓我們來計(jì)算gmcrit：

如果據(jù)此來計(jì)算增益裕量，可得：

此增益裕量遠(yuǎn)大于起振條件即Gainmargin>5，晶振將正常起振。如果不能滿足增益裕量起振條件(即增益裕量Gainmargin小于5，晶振無法正常起振)，應(yīng)嘗試選擇一種ESR較低或/和CL較低的晶振。

4.4 驅(qū)動(dòng)級(jí)別DL外部電阻RExt計(jì)算

驅(qū)動(dòng)級(jí)別DL計(jì)算

驅(qū)動(dòng)級(jí)別描述了晶振的功耗。晶振的功耗必須限制在某一范圍內(nèi)，否則石英晶體可能會(huì)由于過度的機(jī)械振動(dòng)而導(dǎo)致不能正常工作。通常由晶振制造商給出驅(qū)動(dòng)級(jí)別的最大值，單位是毫瓦。超過這個(gè)值時(shí)，晶振就會(huì)受到損害。驅(qū)動(dòng)級(jí)別由下述表達(dá)式給出：

其中：

ESR是指晶振的等效串聯(lián)電阻(其值由晶振制造商給出)：

IQ是流過晶振電流的均方根有效值，使用示波器可觀測到其波形為正弦波。電流值可使用峰－峰值(IPP)。當(dāng)使用電流探頭時(shí)(如圖6)，示波器的量程比例可能需要設(shè)置為1mA/1mV。

使用電流探頭檢測晶振驅(qū)動(dòng)電流

如先前所描述，當(dāng)使用限流電位器調(diào)整電流值，可使流過晶振的電流不超過IQMAX均方根有效值 (假設(shè)流過晶振的電流波形為正弦波)。IQMAX均方根有效值表達(dá)式如下：

因此，流過晶振的電流IPP不應(yīng)超過IQMAXPP(使用峰－峰值表示)， IQMAXPP表達(dá)式如下：

這也就是為什么需要外部電阻RExt的原因(請(qǐng)參考4.4.3節(jié))。當(dāng)IQ超過IQmaxPP時(shí)， RExt是必需的，并且RExt要加入到ESR中去參與計(jì)算IQmax。

外部電阻RExt計(jì)算

這個(gè)電阻的作用是限制晶振的驅(qū)動(dòng)級(jí)別，并且它與CL2組成一個(gè)低通濾波器，以確保振蕩器的起振點(diǎn)在基頻上，而不是在其他高次諧波頻率點(diǎn)上(避免3次， 5次， 7次諧波頻率)。如果晶振的功耗超過晶振制造商的給定值，外部電阻RExt是必需的，用以避免晶振被過分驅(qū)動(dòng)。如果晶振的功耗小于晶振制造商的給定值，就不推薦使用RExt了，它的值可以是0?。

對(duì)RExt值的預(yù)估可以通過考慮由RExt和CL2的電壓分壓RExt/CL2實(shí)現(xiàn)(注意到RExt和CL2構(gòu)成了一個(gè)分壓/濾波器，考慮通帶寬度應(yīng)不小于振蕩器頻率)，則有RExt的值等于CL2的電抗：

輸入：

振蕩器頻率F = 8MHz

CL2 = 15pF

得到：RExt = 1326?

優(yōu)化RExt值的方法推薦如下：首先根據(jù)前面的介紹確定好CL1和CL2的值，其次使用電位器來代替 RExt， RExt值可預(yù)設(shè)為CL2的電抗值。然后調(diào)整電位器的值直到它滿足晶振驅(qū)動(dòng)級(jí)別的需要，此時(shí) 電位器的值即是CL2值。

注意：

在計(jì)算完RExt值后要重新計(jì)算Gain margin的值(請(qǐng)參考4.3節(jié))以確保RExt值對(duì)起振條件沒有影響。例如， RExt值的值需要加入到ESR中參與gmcrit的計(jì)算，同時(shí)要保證gm >>gmcrit

注意：

如果RExt值太小，晶振上可能會(huì)承擔(dān)太多的功耗。如果RExt值太大，振蕩器起振條件將得不到滿足從而無法正常工作。

啟動(dòng)時(shí)間

啟動(dòng)時(shí)間是指振蕩器啟動(dòng)并達(dá)到穩(wěn)定所需的時(shí)間。這個(gè)時(shí)間受外部CL1和CL2電容影響，同時(shí)它隨著晶振頻率的增加而減少。不同種類的晶振對(duì)啟動(dòng)時(shí)間影響也很大，石英晶振的啟動(dòng)時(shí)間比陶瓷晶振的啟動(dòng)時(shí)間長得多。起振失敗通常和Gainmargin有關(guān)，過大或過小的CL1和CL2，以及過大的ESR值均可引起Gainmargin不能滿足起振條件。

頻率為MHz級(jí)的晶振的啟動(dòng)時(shí)間是毫秒級(jí)的。

而32kHz的晶振的啟動(dòng)時(shí)間一般要1～5秒

挑選晶振及外部器件的簡易指南

第一步：增益裕量(Gainmargin)計(jì)算

(請(qǐng)參考4.3節(jié)：振蕩器的增益裕量)

選擇一個(gè)晶振(參考MCU的數(shù)據(jù)手冊(cè)確定晶振的頻率)

計(jì)算晶振的增益裕量(Gainmargin)并檢查其是否大于5：

如果Gainmargin < 5，說明這不是一個(gè)合適的晶振，應(yīng)當(dāng)再挑選一個(gè)低ESR值和/或低CL值的晶振，重新第一步。如果Gainmargin > 5，進(jìn)行第二步。

第二步：外部負(fù)載電容的計(jì)算

(請(qǐng)參考4.2節(jié)：負(fù)載電容CL)

計(jì)算CL1和CL2的值，并檢查標(biāo)定為該計(jì)算值的電容是否能在市場上獲得。

如果能找到容值為計(jì)算值的電容，則晶振可以在期望的頻率正常起振。然后轉(zhuǎn)到第三步。

如果找不到容值為計(jì)算值的電容：

該應(yīng)用對(duì)頻率要求很高，你可使用一個(gè)可變電容并將其調(diào)整到計(jì)算值，然后轉(zhuǎn)到第三步。

如果對(duì)頻率的要求不是特別苛刻，選擇市場上能獲得的電容中容值距計(jì)算值最近的電容，然后轉(zhuǎn)到第三步。

第三步：驅(qū)動(dòng)級(jí)別及外部電阻的計(jì)算

(請(qǐng)參考4.4節(jié)：驅(qū)動(dòng)級(jí)別DL外部電阻RExt計(jì)算)

計(jì)算驅(qū)動(dòng)級(jí)別DL并檢查其是否大于DLcrystal：

如果 DL < DLcrystal，沒必要使用外部電阻，祝賀你，你找到了合適的晶振。

如果 DL > DLcrystal，你應(yīng)該計(jì)算 RExt 使其確保 DL< DLcrystal 并據(jù)此重新計(jì)算 Gainmargin。

如果 Gainmargin> 5，祝賀你，你找到了合適的晶振。

如果 Gainmargin< 5，你別無選擇，再重新挑選另外一個(gè)晶振吧。然后重新回到第一步

關(guān)于PCB的提示

外部雜散電容和電感要控制在一個(gè)盡可能小的范圍內(nèi)，從而避免晶振進(jìn)入非正常工作模式或引起起振不正常等問題。另外，振蕩器電路旁邊要避免有高頻信號(hào)經(jīng)過。

走線長度越短越好。

接地平面用于信號(hào)隔離和減少噪聲。例如：在晶振的保護(hù)環(huán)(譯注：(Guard ring)，指器件或走線外圍成一圈用于屏蔽干擾的導(dǎo)線環(huán)，一般要求理論上沒有電流從該導(dǎo)線環(huán)上經(jīng)過)下直接敷地有助于將晶振和來自其他PCB層的噪聲隔離開來。要注意接地平面要緊臨晶振但只限于晶振下面，而不要將此接地平面敷滿整個(gè)PCB板(見圖7)。

像圖7所示來布地線是一個(gè)好的作法。這種布線方法將振蕩器的輸入與輸出隔離開來，同時(shí) 也將振蕩器和臨近的電路隔離開來。所有的VSS過孔不是直接連到地平面上(除晶振焊盤之外)，就是連接到終端在CL1和CL2下方的地線上。

在每一對(duì)VDD與VSS端口上連接去藕電容來平滑噪聲。