基于標(biāo)準(zhǔn)單元ASIC設(shè)計(jì)

基于標(biāo)準(zhǔn)單元ASIC設(shè)計(jì)

基于標(biāo)準(zhǔn)單元的設(shè)計(jì)是指把一些基本單元乃至具有相當(dāng)強(qiáng)功能的模塊預(yù)先設(shè)計(jì)好,作為標(biāo)準(zhǔn)單元存入CAD 系統(tǒng)中,構(gòu)成標(biāo)準(zhǔn)單元庫(kù)。設(shè)計(jì)時(shí)從標(biāo)準(zhǔn)單元庫(kù)調(diào)用所需的單元,排成若干行,行間留有布線通道進(jìn)行布線?；跇?biāo)準(zhǔn)單元的ASIC 設(shè)計(jì)有芯片面積利用率高、布通率高、芯片延時(shí)均衡性好的特點(diǎn)。

邏輯綜合是基于標(biāo)準(zhǔn)單元ASIC 設(shè)計(jì)中的重要環(huán)節(jié),它是指基于用戶指定的約束,將用硬件描述語(yǔ)言描述的設(shè)計(jì)轉(zhuǎn)化為目標(biāo)工藝庫(kù)中門(mén)的過(guò)程。邏輯綜合起著分水嶺的作用,邏輯綜合效果的好壞直接影響到后端設(shè)計(jì)的質(zhì)量,因此是設(shè)計(jì)者十分關(guān)注的問(wèn)題。綜合優(yōu)化是根據(jù)邏輯綜合結(jié)果進(jìn)行分析,采取各種手段提高主頻,降低面積和功耗,它是提高邏輯綜合質(zhì)量的重要措施。標(biāo)準(zhǔn)單元設(shè)計(jì)法中很重要的步驟就是選擇合適的單元庫(kù), 或者自己建立單元庫(kù)。單元庫(kù)包括邏輯符號(hào)庫(kù)、功能參數(shù)庫(kù)和版圖庫(kù), 其中最重要的就是版圖庫(kù)。單元庫(kù)中的每個(gè)標(biāo)準(zhǔn)單元均具有相同的高度, 而寬度則視單元的復(fù)雜程度而有所不同, 這樣才能在綜合布局布線時(shí)相連成為一個(gè)整體。標(biāo)準(zhǔn)單元的版圖除了電源、地線的端口可以從兩側(cè)水平引出之外,其他端口都排列在相對(duì)的上下兩邊。這樣, 布局時(shí)從水平方向上可以方便地將所有標(biāo)準(zhǔn)單元拼接成一行行整齊的排列?；ミB線則被放置在單元行之間的水平布線通道和單元行兩端的垂直布線通道區(qū)內(nèi)。因此, 設(shè)計(jì)的第一步首先要建立自己需要的全部庫(kù)單元。一些常用的門(mén)電路、邏輯電路、觸發(fā)器、驅(qū)動(dòng)電路等, 都可以做成標(biāo)準(zhǔn)單元。每個(gè)單元的邏輯圖和版圖都要經(jīng)過(guò)規(guī)則檢查和仿真驗(yàn)證后方可使用。建庫(kù)等工作都可以用Compass 的后端工具完成。版圖規(guī)則一般都是半導(dǎo)體制造廠家專用的, 很少公開(kāi), 各個(gè)廠家也有所不同。

設(shè)計(jì)版圖的一個(gè)重要原則是要利用盡可能小的面積來(lái)完成所需的邏輯。

在版圖編輯的過(guò)程中, 需要隨時(shí)進(jìn)行版圖規(guī)則檢查(DRC)。

使用標(biāo)準(zhǔn)單元庫(kù)進(jìn)行版圖綜合。

一些常用的門(mén)電路、邏輯電路、觸發(fā)器、驅(qū)動(dòng)電路非門(mén)，與非門(mén)、或非門(mén)、同或門(mén)、異或門(mén)、超級(jí)緩沖器、多路選擇開(kāi)關(guān)、通用邏輯功能發(fā)生器、寄存器（兩相時(shí)鐘信號(hào)、動(dòng)態(tài)寄存器、準(zhǔn)靜態(tài)寄存器、RAM存儲(chǔ)單元）加法器、通用邏輯陣列。

對(duì)于MGA和CBIC，可以有3種選擇：ASIC供應(yīng)商提供單元庫(kù)；從第三方供應(yīng)商處購(gòu)買(mǎi)；自己建立自己的單元庫(kù)。無(wú)論采用哪種方式，ASIC單元庫(kù)的每個(gè)單元必須包括：物理版圖、行為級(jí)模型、Varilog/VHDL模型、詳細(xì)時(shí)序模型、測(cè)試策略、電路原理圖、單元符號(hào)、連線負(fù)載模型、布線模型。對(duì)于MGA和CBIC單元庫(kù)，都需要完成單元設(shè)計(jì)和單元版圖。