SubLVDS技術(shù)簡(jiǎn)介

SubLVDS技術(shù)簡(jiǎn)介

LVDS是一種低擺幅差分信號(hào)技術(shù)，使用非常低的幅度信號(hào)，通過(guò)一對(duì)差分PCB連線或者平衡電纜傳輸數(shù)據(jù)，它可以達(dá)到每秒數(shù)百兆比特以上的傳輸速率，而且具有很多優(yōu)點(diǎn)：恒定的驅(qū)動(dòng)電流、低功耗、簡(jiǎn)單的PCB板的設(shè)計(jì)、良好的抗電磁干擾，對(duì)于電源、地、外部環(huán)境的噪聲的不敏感等。在國(guó)際標(biāo)準(zhǔn)ANsI/EIA一644中，主要定義了LVDS的電特性，并建議了655 Mbps的最大速率和1．823 Gbps的無(wú)失真媒質(zhì)上的理論極限速度；在IEEE P1596．3中，主要面向SCI(Scalable Coherent Interface)，定義了LVDS的電特性，還定義了SCI協(xié)議中包交換時(shí)的編碼。在兩個(gè)標(biāo)準(zhǔn)中都指定了與物理媒質(zhì)無(wú)關(guān)的特性，這保證了LVDS能夠成為多用途的接口標(biāo)準(zhǔn)。

SubLVDS(如圖1所示)作為L(zhǎng)VDS的發(fā)展，采用低擺幅電流模式傳輸系統(tǒng)，同傳統(tǒng)的電壓模式相比較，在達(dá)到幾乎相同的性能水平時(shí)，由于有比傳統(tǒng)模式更好的抗電源噪聲能力，它可以在噪聲容限低得多，而且擺幅也低得多的情況下工作。設(shè)計(jì)一個(gè)高效電流模式電路的主要挑戰(zhàn)是靜態(tài)功耗，但這在超高速網(wǎng)絡(luò)中不成問(wèn)題，因?yàn)檫@時(shí)的動(dòng)態(tài)功耗往往起主要作用。再者，此處采用了更加先進(jìn)的工藝，將供電電壓從2．5 V降到1．8 V，輸出電壓擺幅從350 mV降為150 mV，從而可以達(dá)到更低的功耗和提供更高的傳輸速率。

SubLVDS驅(qū)動(dòng)電路

驅(qū)動(dòng)電路是SubLVDS中的重要部分，其功能是實(shí)現(xiàn)將輸入的CMOS信號(hào)轉(zhuǎn)換為差分輸出信號(hào)，使得在傳輸過(guò)程中，抗噪特性更好。本研究中的驅(qū)動(dòng)電路主要分為2部分：pre．driver和transmitter。

SubLVDS驅(qū)動(dòng)電路的設(shè)計(jì):http://srfitnesspt.com/soft/49/52/2010/2010042173735.html