關(guān)于芯片制造所遭遇的難題和挑戰(zhàn)

在計算機芯片領(lǐng)域，往往數(shù)字越大越好。更多內(nèi)核，更高GHz，更快的浮點運算，工程師和用戶都希望這樣。但現(xiàn)在有一個衡量標準火了，越小越好。它究竟是什么？為什么會這么重要？為什么以納米為單位測量？為什么我們要走進芝麻街，把這篇文章帶到你面前，數(shù)字到底是10、7還是5？讓我們進入制程節(jié)點的世界一探究竟。

在深入研究之前，值得花些時間研究一下CPU架構(gòu)。在第一部分中，我們介紹了處理器的基本架構(gòu)，在第二部分中，我們研究了工程師如何規(guī)劃和設(shè)計它們。

與本文相關(guān)的關(guān)鍵部分是解釋如何將計算機芯片物理地組合在一起。如果您想深入了解制造工藝，您需要仔細閱讀光刻部分，而在本章節(jié)中，我們將重點介紹以下幾點：

與芯片制造相關(guān)的最大營銷術(shù)語之一是特征尺寸。

在芯片工業(yè)中，特征尺寸與被稱為制程節(jié)點的東西有關(guān)。正如我們在第3部分“CPU的設(shè)計”中提到的，這是一個相當寬松的術(shù)語，因為不同的制造商使用這個短語來描述芯片本身的不同方面，但不久前它被用來描述晶體管兩個部分之間最小的間隙。

今天，它更像是一個營銷術(shù)語，對于比較生產(chǎn)方法不太有用。也就是說，晶體管是處理器的一個關(guān)鍵特性，由于它們的組執(zhí)行所有的數(shù)字處理和數(shù)據(jù)存儲都在芯片內(nèi)，因此非常需要來自同一制造商的更小的制程節(jié)點。顯而易見，你想問為什么？

在處理器的世界里，什么都不會立即發(fā)生，也不會在不需要電源的情況下發(fā)生。更大的元件需要更長的時間來改變它們的狀態(tài)，信號需要更長的時間來傳輸，并且需要更多的能量來移動處理器的電子。雖然聽起來不笨重，但更大的元器件占用更多的物理空間，因此芯片本身更大。

在上圖中，我們看到的是三個舊的Intel CPU。從左邊開始，分別是2006年的賽揚，2004年的奔騰M以及1995年的舊奔騰。它們的制程節(jié)點分別為65、90和350納米。換言之，24年來設(shè)計中的關(guān)鍵部件比13年來設(shè)計中的關(guān)鍵部件大5倍以上。另一個重要的區(qū)別是，新的芯片內(nèi)置了大約2.9億個晶體管，而原來的奔騰只有300多萬個，幾乎是幾百倍的差距。

雖然制程節(jié)點的減少只是最近設(shè)計的物理尺寸更小、晶體管數(shù)量更多的原因之一，但它確實在英特爾能夠提供這一功能方面發(fā)揮了重要作用。

真正的問題是：與奔騰的12W相比，賽揚產(chǎn)生了大約30W的熱量。這種熱量來自這樣一個事實：當電流（electricity）被推到芯片的電路上時，能量通過不同的過程而損失，絕大多數(shù)能量以熱量的形式釋放出來。是的，30是一個比12大的數(shù)字，但別忘了，賽揚芯片上的晶體管比奔騰多近100倍。

因此，如果擁有一個更小的制程節(jié)點的好處會是產(chǎn)生更小的芯片，能使更多的晶體管可以更快地轉(zhuǎn)換，實現(xiàn)更強的計算，以及減少能量作為熱量的損失。那么為題來了——為什么不是每一個芯片都使用盡可能最小的制程節(jié)點呢？

這就要從另一個方向談起——要有光！

At this point, we need to have a look a process calledphotolithography: light is passed through something called 在這一點上，我們需要看一個稱為光刻的過程：光通過一種稱為光掩模的東西，這個東西在某些區(qū)域阻擋光，并讓其通過其他區(qū)域。在經(jīng)過的地方，光線會聚焦成一個小點，然后它會與芯片制造過程中使用的特殊層反應(yīng)，幫助確定各個部件的位置。

想象一下，這就像是你手上的X光：骨頭阻擋了光線，充當光掩模，而肉體讓它通過，產(chǎn)生了手的內(nèi)部結(jié)構(gòu)的圖像。

圖片來源：Peellden，wikimedia Commons

光實際上并沒有被使用——即使是像舊奔騰這樣的芯片，它也太大了。你可能很想知道為什么光會有大小的說法，實際上它與波長有關(guān)。光是一種叫做電磁波的東西，是一種不斷循環(huán)的電場和磁場混合物。

雖然我們使用經(jīng)典的正弦波來觀察形狀，但電磁波并沒有真正的形狀。更重要的是，當它們與某種事物發(fā)生交互時，它們產(chǎn)生的效果遵循這種模式。這種循環(huán)模式的波長是兩個相同點之間的物理距離：想象海浪在沙灘上滾動，波長是海浪頂部的距離。電磁波的波長范圍很廣，因此我們將它們放在一起并將其稱為光譜。

小，小，最小

在下面的圖片中，我們可以看到我們所說的光只是這個光譜中的一小部分。還有其他熟悉的名字：無線電波、微波、X射線等等。我們還可以看到波長的一些數(shù)字；光的大小大約是10-7米，或者大約是0.000004英寸！

科學(xué)家和工程師更喜歡用一種稍有不同的方法來描述這么小的長度，即納米或nm。如果我們觀察光譜的擴展部分，我們可以看到光實際上在380納米到750納米之間。

圖片來源：Philip Ronan，Gringer

回顧一下這篇文章，重新閱讀關(guān)于舊賽揚芯片的部分 - 它是在65納米制程節(jié)點上制造的。那么，怎樣才能制造出比光小的零件呢？簡單：光刻工藝沒有使用光，而是使用紫外線（亦稱UV）。

在光譜圖中，UV從大約380 nm開始（光消失時）并一直縮小到大約10 nm。英特爾，臺積電和GlobalFoundries等制造商使用一種稱為EUV（極紫外線）的電磁波，大小約為190nm。這種微小的波動不僅意味著組件本身可以被制造得更小，而且它們的整體質(zhì)量可能更好。這使得不同的部件可以緊密地封裝在一起，有助于縮小芯片的總體尺寸。

不同的公司為其使用的流程節(jié)點的規(guī)模提供不同的名稱。英特爾將他們最新的一款產(chǎn)品命名為p1274或“10nm”，而臺積電則簡單地稱之為“10FF”。AMD等處理器設(shè)計師為較小的制程節(jié)點創(chuàng)建布局（ layout ）和結(jié)構(gòu)（structures），然后依靠臺積電這樣的公司來生產(chǎn)它們，后者在今年早些時候加快了他們的“7nm”產(chǎn)險的擴產(chǎn)步伐。在這種生產(chǎn)規(guī)模下，一些最小的特征點只有6納米寬（不過，大多數(shù)功能都比這大得多）。

為了真正了解6納米有多小，我們這樣看。構(gòu)成處理器主體的硅原子間距大約為0.5納米，原子本身的直徑大約為0.1納米。因此，作為一個大概的數(shù)字，臺積電的工廠處理的晶體管覆蓋寬度小于10個硅原子。

瞄準原子的挑戰(zhàn)

撇開芯片制造商正在努力開發(fā)只有少數(shù)幾個原子寬的特征點這一令人難以置信的事實不談，EUV光刻技術(shù)已經(jīng)引發(fā)了一系列嚴重的工程和制造問題。

英特爾一直在努力使其10納米的產(chǎn)量達到14納米的水平；去年，GlobalFoundries停止了7nm和更小的生產(chǎn)系統(tǒng)的所有開發(fā)進程。雖然英特爾和GF的問題可能不是由于EUV光刻固有的困難造成的，但不能說完全無關(guān)。

電磁波的波長越短，其承載的能量越多，這導(dǎo)致對制造的芯片的損壞的可能性更大; 非常小規(guī)模的制造對正在使用的材料中的污染和缺陷也非常敏感。其他問題，如衍射極限（diffraction limits ）和統(tǒng)計噪聲（ statistical noise ：EUV波傳輸?shù)哪芰砍练e到芯片層的自然變化），也與實現(xiàn)100%完美芯片的目標相悖。

芯片中的兩個制造缺陷。資料來源：固態(tài)技術(shù)

還有一個問題是，在原子這個奇怪的世界里，電流和能量轉(zhuǎn)移不能再假定為遵循經(jīng)典的系統(tǒng)和規(guī)則。以運動的電子（構(gòu)成原子的三個粒子之一）的形式保持電能沿著導(dǎo)體向下流動，在我們習(xí)慣的尺度上相對容易——只要用一層厚厚的絕緣層包裹導(dǎo)體。

從過年英特爾和臺積電的工作現(xiàn)狀看，這變得更難實現(xiàn)，因為絕緣層還不夠厚。不過，目前生產(chǎn)問題幾乎都與EUV光刻技術(shù)固有的問題有關(guān)，因此，我們還需要幾年的時間才能開始在論壇上討論Nvidia比AMD更好地處理量子行為或其他類似的胡說八道！

這是因為真正的問題，即生產(chǎn)困難背后的最終原因，是英特爾，臺積電及其所有制造伙伴都是純粹的商業(yè)企業(yè)，他們將原子用于創(chuàng)造未來收入作為唯一目的。但在Mentor的商業(yè)研究報告中，提供了以下概述，越小的制程節(jié)點就需要越高的晶圓成本。

例如，如果我們假設(shè)28納米進程節(jié)點與英特爾用于生產(chǎn)其Haswell系列CPU的節(jié)點相同（如酷睿i7-4790K），那么他們的10納米系統(tǒng)的每片晶圓成本幾乎是前者的兩倍。每片晶圓能夠生產(chǎn)的芯片數(shù)量在很大程度上取決于每片芯片的大小，但采用較小的工藝規(guī)模意味著一片晶圓可能會產(chǎn)生更多的芯片來銷售，這有助于抵消成本的增加。最終，盡可能多的成本將通過提高產(chǎn)品零售價格推向消費者，但這必須與行業(yè)需求相平衡。

過去幾年智能手機銷量的增長，以及家庭和汽車智能技術(shù)的近乎指數(shù)級增長，意味著芯片制造商不得不承受因為進入較小的制程節(jié)點而遭受的財務(wù)損失，直到整個系統(tǒng)足夠成熟，能夠生產(chǎn)出高產(chǎn)量的晶圓（即那些含有盡可能少的缺陷的晶圓）。鑒于我們談?wù)摰氖且豁棓?shù)十億美元的風(fēng)險很大的業(yè)務(wù)，這也是GlobalFoundries退出先進制程競賽的原因之一。

前景

如果這一切聽起來有些悲觀，但我們不應(yīng)該否認，眼前的未來看起來是積極的。三星和臺積電的7nm生產(chǎn)線不僅在數(shù)量和收入方面上實現(xiàn)了良好運營，而且芯片設(shè)計者也在計劃在其產(chǎn)品中使用多個節(jié)點。近來最著名的例子是AMD最近宣布的Ryzen 3900X CPU的芯片設(shè)計。

這款頂級臺式PC處理器將采用臺積電7納米節(jié)點來制造兩款芯片，以及由GlobalFoundries制造的一款14納米芯片。前者將是實際的處理器部件，而后者將處理連接到CPU的DDR4內(nèi)存和PCI Express設(shè)備。假設(shè)這種設(shè)計按預(yù)期工作（并且沒有理由懷疑它應(yīng)該如此），那么我們幾乎肯定會看到更多的公司遵循這個多節(jié)點設(shè)置。

上圖顯示了英特爾制程節(jié)點在過去50年中的變化。垂直軸以10倍的系數(shù)顯示節(jié)點大小，從10000 nm開始一直向上。該芯片巨頭已經(jīng)遵循了4.5年的粗略節(jié)點半衰期（每次減少一半節(jié)點大小所花費的時間）。

那么，這是否意味著到2025年我們將看到5納米的英特爾？可能是的，盡管他們最近在10納米的技術(shù)上遇到了困難。但三星和臺積電一直在推進他們的5納米研究，因此未來對各種處理器都是有利的。

它們將越來越小，速度越來越快，能耗越來越低，性能也越來越高。它們將引領(lǐng)人們走向全自動汽車，具有當前智能手機的電量和電池壽命的智能手表，以及超過十年前數(shù)百萬美元電影中所見的游戲中的圖形。

未來確實很光明，因為未來很小。