0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

MAX 10 NEEK采用多點(diǎn)觸控顯示器簡(jiǎn)化非易失性FPGA中單芯片

PCB線(xiàn)路板打樣 ? 來(lái)源:LONG ? 2019-08-12 14:14 ? 次閱讀

Altera最新MAX 10 FPGA套件中展示單芯片可配置處理器的功能

加利福尼亞州圣何塞, 2015年7月21日//PRNewswire/--Altera公司(納斯達(dá)克股票代碼:ALTR)今天宣布推出第二個(gè) - 一代Nios II嵌入式評(píng)估套件(NEEK),采用Altera的非易失性MAX 10 FPGA和Nios II軟核嵌入式處理器。 MAX 10 NEEK是一個(gè)功能豐富的平臺(tái),為嵌入式設(shè)計(jì)人員提供了一種快速簡(jiǎn)便的方法,可以在非易失性FPGA中體驗(yàn)定制嵌入式處理器的功能。 MAX 10 NEEK由Altera及其主板合作伙伴Terasic聯(lián)合開(kāi)發(fā)。

MAX 10 NEEK將基于MAX 10 FPGA的電路板與7英寸,5點(diǎn)多點(diǎn)觸控顯示屏。嵌入式開(kāi)發(fā)人員可以從各種網(wǎng)絡(luò)音頻,視頻和圖像處理參考設(shè)計(jì)中進(jìn)行選擇,并通過(guò)手指觸摸啟動(dòng)示例應(yīng)用程序。該套件包括許多增強(qiáng)人機(jī)界面(HMI),機(jī)器視覺(jué)和監(jiān)視操作的設(shè)施,包括800萬(wàn)像素MIPI CSI-2攝像頭,HDMI支持,濕度和溫度傳感器,3軸加速度計(jì)和內(nèi)置麥克風(fēng)。

將Nios II軟處理器與MAX 10 FPGA結(jié)合使用片上閃存與基于微控制器的解決方案相比具有多項(xiàng)優(yōu)勢(shì),包括支持自定義硬件配置,過(guò)時(shí)驗(yàn)證以及用于實(shí)時(shí)處理的自定義硬件加速。嵌入式設(shè)計(jì)人員可以使用Nios II處理器和MAX 10 FPGA配置完美匹配的處理器系統(tǒng),這與標(biāo)準(zhǔn)微控制器的有限外設(shè)集無(wú)法實(shí)現(xiàn)。 Nios II處理器為成本敏感,實(shí)時(shí)和安全關(guān)鍵(DO-254)系統(tǒng)提供了前所未有的靈活性。

MAX 10 FPGA通過(guò)提供雙配置閃存,徹底改變了非易失性集成,模擬和嵌入式處理功能,采用單芯片,小尺寸,低成本,即時(shí)可編程邏輯器件。 MAX 10 FPGA現(xiàn)已投入生產(chǎn)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    真正FPGA的優(yōu)勢(shì)

    并非所有或閃存 FPGA 器件都是一樣的。本文探討了真正的
    的頭像 發(fā)表于 11-14 15:34 ?1621次閱讀
    真正<b class='flag-5'>非</b><b class='flag-5'>易</b><b class='flag-5'>失</b><b class='flag-5'>性</b><b class='flag-5'>FPGA</b>的優(yōu)勢(shì)

    GW1N系列安徽大時(shí)代FPGA芯片成員可靠嗎

    ?!备咴瓢雽?dǎo)體全球市場(chǎng)副總裁兼中國(guó)區(qū)銷(xiāo)售總監(jiān)黃俊先生表示,“GW1N系列器件可滿(mǎn)足消費(fèi)類(lèi)電子、視頻、安防、工業(yè)物聯(lián)網(wǎng)、有線(xiàn)/無(wú)線(xiàn)通信等不同市場(chǎng)的智能連接、接口擴(kuò)展等需求。通過(guò)GW1N系列產(chǎn)品,高云半導(dǎo)體可以向用戶(hù)提供高安全芯片
    發(fā)表于 08-30 10:18

    如何使用Spartan?-3ANFPGA入門(mén)套件下載程序?

    親愛(ài);我有Spartan?-3ANFPGA入門(mén)套件,我編寫(xiě)了VHDL程序,用于地址分配到與FPG
    發(fā)表于 08-22 10:31

    CypressSRAM技術(shù)

    SRAM的單元基于SONOS技術(shù)。他們利用Fowler-Nordheim隧穿(FN隧穿)的優(yōu)勢(shì)通過(guò)將電荷捕獲在夾層氮化物層來(lái)存儲(chǔ)
    發(fā)表于 04-08 14:58

    128抽頭線(xiàn)性變化數(shù)字電位MAX5128資料分享

    概述:MAX5128、路、線(xiàn)性變化數(shù)字電位,能夠?qū)崿F(xiàn)機(jī)械電位
    發(fā)表于 05-17 07:50

    串行FRAM有哪些優(yōu)勢(shì)

    宇芯電子本篇文章提供智能電表或智能電子式電表的概述,并且說(shuō)明在智能電子式電表的設(shè)計(jì)中用串行FRAM而不是使用EEPROM的優(yōu)勢(shì)。圖1顯示
    發(fā)表于 07-12 07:26

    內(nèi)存有寫(xiě)入限制嗎?

    我們正在構(gòu)建一個(gè)設(shè)備來(lái)測(cè)量消耗。電路 ACS712 讀取那一刻的消耗量,所以,我需要做一個(gè)每秒累加的方法。問(wèn)題:內(nèi)存有寫(xiě)入限制,所以我需要使用
    發(fā)表于 05-30 08:48

    FPGA基于技術(shù)的低功耗汽車(chē)設(shè)計(jì)

      概述   可編程邏輯器件已經(jīng)越來(lái)越多地用于汽車(chē)電子應(yīng)用,以替代ASIC和ASSP器件。Actel FPGA基于技術(shù)(快閃和反熔
    發(fā)表于 08-26 10:52 ?538次閱讀

    采用55納米內(nèi)存的Qorivva MCU

      這款新Qorivva微控制(MCU)系列基于Power Architecture ·技術(shù),采用獨(dú)特的55納米(nm)
    發(fā)表于 11-11 18:05 ?1043次閱讀

    MAX5417/MAX5418/MAX5419、線(xiàn)性

      MAX5417/MAX5418/MAX5419為
    發(fā)表于 12-21 09:51 ?1201次閱讀
    <b class='flag-5'>MAX</b>5417/<b class='flag-5'>MAX</b>5418/<b class='flag-5'>MAX</b>5419<b class='flag-5'>非</b><b class='flag-5'>易</b><b class='flag-5'>失</b><b class='flag-5'>性</b>、線(xiàn)性

    Altera宣布提供下一代MAX 10 FPGA和評(píng)估套件

    2014年10月8號(hào),北京——Altera公司(NASDAQ: ALTR)今天宣布開(kāi)始提供MAX?
    發(fā)表于 10-08 13:38 ?1150次閱讀

    Altera第二代Nios II嵌入式評(píng)估套件,主要應(yīng)用在最新的MAX 10 FPGA套件

    Altera公司宣布提供第二代Nios II嵌入式評(píng)估套件(NEEK),它安裝了Altera的MAX
    發(fā)表于 08-24 16:41 ?1191次閱讀

    可重復(fù)編程FPGA解決方案的應(yīng)用

    事實(shí)上,除了這些傳統(tǒng)要求,在前兩代FPGA產(chǎn)品的經(jīng)驗(yàn)基礎(chǔ)上,萊迪思半導(dǎo)體(Lattice Semiconductor)公司還認(rèn)識(shí)到需要靈活的片上
    發(fā)表于 06-16 09:48 ?1534次閱讀

    AlteraMAX 10 FPGA如何為空間受限系統(tǒng)提供高效的解決方案

    FPGA以其低功耗、高性?xún)r(jià)比的特點(diǎn)在低成本FPGA市場(chǎng)
    的頭像 發(fā)表于 01-16 10:12 ?3433次閱讀

    簡(jiǎn)單的門(mén)控

    作為使用PAL、GAL或CPLD器件實(shí)現(xiàn)門(mén)控功能的替代方案,這些電路使用串行接口控制的數(shù)字電位
    的頭像 發(fā)表于 01-12 11:30 ?961次閱讀
    簡(jiǎn)單的<b class='flag-5'>非</b><b class='flag-5'>易</b><b class='flag-5'>失</b><b class='flag-5'>性</b>門(mén)控