國家非常重視、扶持集成電路產(chǎn)業(yè)迅速發(fā)展

隨著近年來國家對于集成電路產(chǎn)業(yè)的重視和扶持，國產(chǎn)集成電路產(chǎn)業(yè)發(fā)展迅速。不過，中國目前對于進口芯片的需求仍舊很大。

根據(jù)今年1月中國海關(guān)總署公布的數(shù)據(jù)顯示，2018年中國進集成電路的進口額為3120.58億美元，同比增長19.8%。相比之下，中國集成電路的出口額僅為846.36億美元，雖然同比增長了26.6%，但是與進口額相比仍只有其1/3不到。

不過，值得注意的是，自早前斯諾登事件、去年中興事件爆發(fā)之后，引發(fā)了國內(nèi)終端廠商對于核心器件“國產(chǎn)替代”的關(guān)注，同時也推動了眾多國產(chǎn)芯片廠商，乃至互聯(lián)網(wǎng)廠商、終端廠商跨界殺入芯片領(lǐng)域，掀起了打造自主可控的“中國芯”的浪潮。

“自主可控”再加速

根據(jù)市場研究機構(gòu)IP Nest近期發(fā)布的最新的IP市場分析報告也顯示，2018年全球最大的IP提供商Arm的營收出現(xiàn)了3%的下滑（2017年下滑了6.8%)。IP Nest認為其中一個主要原因應(yīng)該是來自于開源的RISC-V架構(gòu)的沖擊。同樣的下滑情況也出現(xiàn)在MIPS、Imagination、CEVA和Rambus這些老牌IP供應(yīng)商身上。

在芯智訊看來，這些老牌IP供應(yīng)商的下滑，一方面正是由于開源的RISC-V架構(gòu)帶來的沖擊，而另一方面則是由于很多新興的AI芯片設(shè)計廠商開始由通用IP轉(zhuǎn)向了更多特定的應(yīng)用的專用IP，甚至是基于自身的算法設(shè)計自主的處理器IP。

2018年EDA工具及IP大廠新思科技(Synopsys)，ASIC設(shè)計廠商芯原以及FPGA IP供應(yīng)商Achronix的營收均出現(xiàn)了大幅的增長，而這個數(shù)據(jù)也很好的印證了前面的觀點。

在過去的一年，我們可以看到，百度發(fā)布了自己的云端AI芯片“昆侖”；阿里巴巴收購了中天微，同時成立了平頭哥半導體公司；格力電器也宣布進軍半導體市場，研發(fā)自己的芯片；此外，國內(nèi)也涌現(xiàn)出了眾多AI初創(chuàng)芯片公司，比如地平線、燧原科技，天數(shù)智芯，寒武紀等，眾多的AI算法廠商也紛紛自主研發(fā)AI芯片；同時，值得關(guān)注的是，過去兩年來，非常多的國產(chǎn)芯片廠商開始進入開源的RISC-V陣營，并開始推出基于開源的RISC-V架構(gòu)的芯片。

我們都知道不論是Arm處理器內(nèi)核IP（除了指令集授權(quán)外），還是國外廠商推出的DSP、ASIC，都是固定的IP核，國內(nèi)廠商可以買來直接用，但是卻難以實現(xiàn)自主可控。因此，越來越多的廠商開始傾向于自己來設(shè)計AI Accelerator, DSP IP、ASIC芯片。

同樣，近兩年以來，具有開源、免費、精簡、模塊化及可擴展等優(yōu)點RISC-V架構(gòu)，也受到了眾多國產(chǎn)芯片廠商的青睞，特別是在國內(nèi)不斷強化對于芯片”自主可控“的趨勢之下，利用開源的RISC-V架構(gòu)來設(shè)計自己的芯片，可以很好的適應(yīng)這一要求。此前，國內(nèi)的中天微、華米、樂心等廠商都推出了基于RISC-V架構(gòu)的芯片，此外華為也在積極的研發(fā)基于RISC-V架構(gòu)的芯片，以期實現(xiàn)自主可控。

全球知名的EDA工具及IP廠商新思科技早前就推出了一套能夠?qū)崿F(xiàn)專用指令集處理器（ASIP）開發(fā)流程自動化的工具——ASIP Designer，可以幫助國產(chǎn)芯片廠商、AI算法廠商快速打造“自主可控”的AI Accelerator, DSP IP、ASIC芯片，甚至是RSIC-V架構(gòu)的芯片。

什么是ASIP？

ASIP即“專用指令集處理器（內(nèi)核）”，是一套能夠幫助用戶快速設(shè)計出自主專用處理器及其全套工具鏈的開發(fā)工具。與之相對的是，比如Arm的Cortex CPU內(nèi)核則是屬于“通用型指令集處理器”。相對于“通用型指令集處理器”，ASIP在特定應(yīng)用場景下可以獲得更為出色的性能、面積、功耗和成本等競爭優(yōu)勢。

這里需要區(qū)別的是，ASIP并不是等于專用型處理器ASIC，我們通常所說的ASIC芯片是一個完整的芯片，其不僅包括針對特定算法設(shè)計或優(yōu)化的內(nèi)核，還包括了外圍的電路、接口等等。

ASIP有何優(yōu)勢？

對于算法或處理器廠商來說，雖然市場上有很多現(xiàn)成的處理器內(nèi)核可選，但為了覆蓋更多的用戶和市場，這些處理器內(nèi)核往往都是偏向“大而全”，性能、面積、功耗也一定不是最優(yōu)的。并且，這些內(nèi)核都是固定的，難以進行修改的，更不能根據(jù)自己的需要去配置。

針對客戶的特定需求來說，買來的處理器內(nèi)核可能只有部分指令用得上，有很多的指令是用不上的，這就造成了浪費。比如，算法廠商需要設(shè)計一個處理器來跑自己的20條指令，如果要用Arm內(nèi)核來做，可能其內(nèi)部很多指令用不上，同時還需要搞定Arm內(nèi)核里面的面初始化和驅(qū)動，這就需要增加很多的指令，還會遇到面積、功耗、啟動時間等一大堆的問題。

相對而言，算法廠商對于自己的算法非常的熟悉，如果采用的是自己定義的處理器架構(gòu)和指令集，那么就可以實現(xiàn)極簡化的按需設(shè)計，并且可以通過不斷的修改和優(yōu)化自己的架構(gòu)，最終獲得比市場上可以買到的處理器內(nèi)核更好的效果，實現(xiàn)高性能、低功耗、面積更小、成本更低等優(yōu)勢。

新思科技也表示，“從自動駕駛汽車到醫(yī)療器械，從智能移動網(wǎng)絡(luò)到空間應(yīng)用，從安全到虛擬現(xiàn)實，幾乎每個片上系統(tǒng)都需要或已經(jīng)使用ASIP。ASIP能夠滿足專業(yè)處理要求，現(xiàn)成的商用處理器IP無法滿足功率-性能-面積要求，固定功能硬件缺乏所需的可編程性?！?/p>

ASIP Designer能做什么？

雖然ASIP有很多的優(yōu)勢，但是ASIP的研發(fā)并不是一個簡單的工作，其工作量非常的大，不僅需要基于特定算法定義一套處理器模型架構(gòu)，還要進行架構(gòu)優(yōu)化和軟件開發(fā)以及驗證ASIP設(shè)計，除此之外，還必須考慮開發(fā)用于對所得設(shè)計進行編程的軟件開發(fā)工具鏈需要完成的工作。

新思科技推出的ASIP Designer則是一套針對ASIP的開發(fā)流程自動化工具。其不僅能最大限度地減少開發(fā)專用處理器和相關(guān)編程工具所需的工程時間和工作量，而且還能加快理解候選設(shè)計的性能和效率（即設(shè)計探索）。

同時可結(jié)合新思科技其他豐富的配套的EDA工具，在兼容性和內(nèi)部協(xié)同性上更為出色，極大簡化了ASIP的設(shè)計流程，縮短了設(shè)計周期。如果是采用多個未全面整合的工具，那么就意味著需要在工具間進行某一設(shè)計版本移植，而這是引發(fā)錯誤的一個主要原因。而要解決發(fā)現(xiàn)的問題，通常需要與兩個或兩個以上的不同的工具供應(yīng)商溝通獲得技術(shù)支持，因此找出錯誤也將耗費大量的時間。

ASIP Designer明顯降低了就新設(shè)計項目采用ASIP所面臨的障礙。無需聘請仿真器、調(diào)試器或編譯器專家就可以獲得專業(yè)的技術(shù)支持，可以幫助設(shè)計團隊提高生產(chǎn)力和縮短上市時間。借助ASIP Designer，設(shè)計團隊可以：用ASIP替換固定功能硬件實現(xiàn)，進而避免設(shè)計和驗證復雜且不靈活的狀態(tài)；設(shè)計其自己專為特定算法量身定制的專用DSP，如圖像處理、基帶處理和音頻處理；為高價值和差異化設(shè)計區(qū)塊（如AI、第1層通信、矩陣運算）創(chuàng)建針對特定域的靈活加速器。

如何助力“自主可控”

正如前面所介紹的，目前開源的RSIC-V架構(gòu)備受國內(nèi)廠商的追捧，因為其是開源的指令集架構(gòu)，因此，國內(nèi)廠商可以基于RSIC-V架構(gòu)來設(shè)計具有自主知識產(chǎn)權(quán)的自主可控的芯片。

ASIP Designer就非常適合RISC-V的設(shè)計，因為其內(nèi)核非常的精簡，并且是開源的，所以對于很多算法廠商來說，或許可以將ASIP designer自帶的開源RISC-V例子的代碼輸入ASIP Designer即可得到仿真模型和軟件工具鏈，再結(jié)合自己的特定算法進行仿真迭代，可以非常容易的得到一個與自身特定算法非常契合的具有自主知識產(chǎn)權(quán)的特定RISC-V處理器內(nèi)核。

據(jù)新思科技透露，目前已經(jīng)有很多的RISC-V廠商對于ASIP Designer非常的感興趣。

在人工智能、邊緣計算的大趨勢之下，越來越多的算法廠商開始打造更為適合自己需求的，更具能效的自主可控的專用型芯片，用以替代傳統(tǒng)的通用型處理器 。另外，除了RISC-V核，通過前面的介紹，我們也能發(fā)現(xiàn)很多DSP、加速器和AI Accelerator也都可以用ASIP來實現(xiàn)，而ASIP Designer則可快速、高效的加速這一設(shè)計過程。