0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CPLD是什么和CPLD的發(fā)展應(yīng)用與特點(diǎn)及使用方法說明

Wildesbeast ? 來源:未知 ? 2019-10-04 17:59 ? 次閱讀

CPLD(Complex Programmable Logic Device)是Complex PLD的簡稱,一種較PLD為復(fù)雜的邏輯元件。

CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺,用原理圖、硬件描述語言等方法,生成相應(yīng)的目標(biāo)文件,通過下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中,實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。

發(fā)展歷史及應(yīng)用領(lǐng)域:

20世紀(jì)70年代,最早的可編程邏輯器件--PLD誕生了。其輸出結(jié)構(gòu)是可編程的邏輯宏單元,因?yàn)樗挠布Y(jié)構(gòu)設(shè)計(jì)可由軟件完成(相當(dāng)于房子蓋好后人工設(shè)計(jì)局部室內(nèi)結(jié)構(gòu)),因而它的設(shè)計(jì)比純硬件的數(shù)字電路具有很強(qiáng)的靈活性,但其過于簡單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。為彌補(bǔ)PLD只能設(shè)計(jì)小規(guī)模電路這一缺陷,20世紀(jì)80年代中期,推出了復(fù)雜可編程邏輯器件--CPLD。目前應(yīng)用已深入網(wǎng)絡(luò)、儀器儀表汽車電子、數(shù)控機(jī)床、航天測控設(shè)備等方面。

器件特點(diǎn):

它具有編程靈活、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無需測試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn),可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì),因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用CPLD器件。CPLD器件已成為電子產(chǎn)品不可缺少的組成部分,它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能。

如何使用:

CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺,用原理圖、硬件描述語言等方法,生成相應(yīng)的目標(biāo)文件,通過下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中,實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。

這里以搶答器為例講一下它的設(shè)計(jì)(裝修)過程,即芯片的設(shè)計(jì)流程。CPLD的工作大部分是在電腦上完成的。打開集成開發(fā)軟件(Altera公司 Max+pluxII)→畫原理圖、寫硬件描述語言(VHDL,Verilog)→編譯→給出邏輯電路的輸入激勵信號,進(jìn)行仿真,查看邏輯輸出結(jié)果是否正確→進(jìn)行管腳輸入、輸出鎖定(7128的64個(gè)輸入、輸出管腳可根據(jù)需要設(shè)定)→生成代碼→通過下載電纜將代碼傳送并存儲在CPLD芯片中。7128這塊芯片各管腳已引出,將數(shù)碼管、搶答開關(guān)、指示燈、蜂鳴器通過導(dǎo)線分別接到芯片板上,通電測試,當(dāng)搶答開關(guān)按下,對應(yīng)位的指示燈應(yīng)當(dāng)亮,答對以后,裁判給加分后,看此時(shí)數(shù)碼顯示加分結(jié)果是否正確,如發(fā)現(xiàn)有問題,可重新修改原理圖或硬件描述語言,完善設(shè)計(jì)。設(shè)計(jì)好后,如批量生產(chǎn),可直接復(fù)制其他CPLD芯片,即寫入代碼即可。如果要對芯片進(jìn)行其它設(shè)計(jì),比如進(jìn)行交通燈設(shè)計(jì),要重新畫原理圖、或?qū)懹布枋稣Z言,重復(fù)以上工作過程,完成設(shè)計(jì)。這種修改設(shè)計(jì)相當(dāng)于將房屋進(jìn)行了重新裝修,這種裝修對CPLD來說可進(jìn)行上萬次。

家庭成員:

經(jīng)過幾十年的發(fā)展,許多公司都開發(fā)出了CPLD可編程邏輯器件。比較典型的就是Altera、Lattice、Xilinx世界三大權(quán)威公司的產(chǎn)品,這里給出常用芯片:

Altera EPM7128S (PLCC84)

Lattice LC4128V (TQFP100)

Xilinx XC95108 (PLCC84)

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 搶答器
    +關(guān)注

    關(guān)注

    16

    文章

    243

    瀏覽量

    34350
  • cpld
    +關(guān)注

    關(guān)注

    32

    文章

    1245

    瀏覽量

    169059
  • PLD
    PLD
    +關(guān)注

    關(guān)注

    6

    文章

    221

    瀏覽量

    59287
收藏 人收藏

    評論

    相關(guān)推薦

    【下載】《從零開始學(xué)CPLD和Verilog HDL編程技術(shù)》

    學(xué)會CPLD的系統(tǒng)設(shè)計(jì)技術(shù)。本書以ALTERA公司的系列芯片為目標(biāo)載體,簡要分析了可編程邏輯器件的結(jié)構(gòu)和特點(diǎn),以及相應(yīng)開發(fā)軟件的使用方法,同時(shí),還用大量篇幅介紹了初學(xué)者最容易掌握的Verilog
    發(fā)表于 03-30 15:07

    FPGA與CPLD怎么區(qū)分

    FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類方法是:將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD,如Lattice的ispLSI系列、Xilinx的XC
    發(fā)表于 07-01 07:36

    單片機(jī)應(yīng)用系統(tǒng)的CPLD 應(yīng)用設(shè)計(jì)

    在單片機(jī)系統(tǒng)中使用CPLD,可使系統(tǒng)構(gòu)成靈活,提高可靠性,縮短開發(fā)周期。介紹在MCS-51 應(yīng)用系統(tǒng)中的CPLD 應(yīng)用設(shè)計(jì)實(shí)例, 詳細(xì)分析CPLD 的應(yīng)用和實(shí)現(xiàn)方法,提出設(shè)計(jì)中選用和使
    發(fā)表于 05-14 13:49 ?39次下載

    altera fpga/cpld設(shè)計(jì)

    altera fpga/cpld設(shè)計(jì) 基礎(chǔ)篇結(jié)合作者多年工作經(jīng)驗(yàn),系統(tǒng)地介紹了FPGA/CPLD的基本設(shè)計(jì)方法。在介紹FPGA/CPLD概念的基礎(chǔ)上,介紹了Altera主流FPGA/
    發(fā)表于 07-10 17:35 ?58次下載
    altera fpga/<b class='flag-5'>cpld</b>設(shè)計(jì)

    CPLD器件應(yīng)用

    CPLD 器件應(yīng)用隨著生產(chǎn)工藝的逐步提高以及 CPLD 開發(fā)系統(tǒng)的不斷完善,CPLD 器件容量也由幾百門飛速發(fā)展到百萬門以上,使得一個(gè)復(fù)雜數(shù)字系統(tǒng)完全可以在一個(gè)芯片中實(shí)現(xiàn)。HDL
    發(fā)表于 01-27 11:40 ?48次下載

    單片機(jī)應(yīng)用系統(tǒng)的CPLD應(yīng)用設(shè)計(jì)

    在單片機(jī)系統(tǒng)中使用CPLD,可使系統(tǒng)構(gòu)成靈活,提高可靠性,縮短開發(fā)周期。介紹在MCS-51應(yīng)用系統(tǒng)中的CPLD應(yīng)用設(shè)計(jì)實(shí)例,詳細(xì)分析CPLD的應(yīng)用和實(shí)現(xiàn)方法,提出設(shè)計(jì)中選用和使用
    發(fā)表于 07-14 14:04 ?39次下載

    基于CPLD的虛擬相位測量

    介紹利用CPLD實(shí)現(xiàn)快速、同步計(jì)算的虛擬相位測量方法,講述系統(tǒng)的原理與結(jié)構(gòu),給出CPLD的模塊設(shè)計(jì)。
    發(fā)表于 08-09 14:58 ?20次下載

    什么是CPLD?CPLD是什么意思?

    什么是CPLD CPLD(Complex Programmable Logic Device)是Complex PLD的簡稱,一種較PLD為復(fù)雜的邏輯元件。CPLD是一種用戶根據(jù)各自
    發(fā)表于 03-30 13:40 ?3440次閱讀

    CPLD,CPLD是什么意思

    CPLD,CPLD是什么意思 CPLD是指結(jié)構(gòu)比較復(fù)雜的可編程邏輯器件,它包括下述輸出宏單元結(jié)構(gòu): (1)可編程I/O 允
    發(fā)表于 03-26 17:08 ?3184次閱讀

    FPGA與CPLD的辨別和分類

    FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類方法是: 將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為
    發(fā)表于 10-18 10:04 ?792次閱讀

    cpld和fpga的特點(diǎn)及其差異

     FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。CPLD(Complex Programmable Logic D
    發(fā)表于 11-09 11:01 ?1.3w次閱讀

    基于CPLD的測試系統(tǒng)接口設(shè)計(jì)

    了vHDL在CPLD設(shè)計(jì)中的應(yīng)用。實(shí)驗(yàn)證明用CPLD實(shí)現(xiàn)的電路具有集成度高、靈活性強(qiáng)、可靠性高、易于升級和擴(kuò)展等特點(diǎn)。給出了主要電路圖和時(shí)序仿真圖。
    發(fā)表于 01-01 16:18 ?1844次閱讀
    基于<b class='flag-5'>CPLD</b>的測試系統(tǒng)接口設(shè)計(jì)

    FPGA教程之CPLD與FPGA的基礎(chǔ)知識說明

    本文檔詳細(xì)介紹的是FPGA教程之CPLD與FPGA的基礎(chǔ)知識說明主要內(nèi)容包括了:一、復(fù)雜可編程邏輯器件簡介二、CPLD的組成與特點(diǎn)三、FPGA的組成與
    發(fā)表于 02-27 17:09 ?32次下載
    FPGA教程之<b class='flag-5'>CPLD</b>與FPGA的基礎(chǔ)知識<b class='flag-5'>說明</b>

    根據(jù)結(jié)構(gòu)特點(diǎn)和工作原理來辨別FPGA與CPLD的區(qū)別

    FPGA與 CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類方法是:將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD
    發(fā)表于 03-24 10:15 ?5663次閱讀

    可編程邏輯陣列fpga和cpld說明

    可編程邏輯陣列fpga和cpld說明。
    發(fā)表于 03-30 09:30 ?25次下載