0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

首批可以匹敵先進(jìn)硅芯片性能的3D納米管晶圓片生產(chǎn)出了

IEEE電氣電子工程師 ? 來(lái)源:lq ? 2019-10-13 16:50 ? 次閱讀

SkyWater Technology Foundry生產(chǎn)出了首批可以匹敵先進(jìn)硅芯片性能的3D納米管晶圓片。

這是一些你在政府主辦的技術(shù)會(huì)議上不經(jīng)??吹降淖园l(fā)的掌聲。據(jù)悉,在近日的DARPA電子復(fù)興倡議峰會(huì)上,當(dāng)時(shí)麻省理工學(xué)院的助理教授Max Shulaker拿著一片3D碳納米管IC走上舞臺(tái),在某種程度上,它標(biāo)志著DARPA將落后的晶圓廠變得可以生產(chǎn)與世界上最先進(jìn)的晶圓廠競(jìng)爭(zhēng)的芯片的計(jì)劃走出了堅(jiān)實(shí)的一步。

他于近日在底特律對(duì)數(shù)百名工程師表示:“這片晶片是上周五制造的……這是鑄造廠制造的第一塊單片3D集成電路?!本A上有多個(gè)芯片,由一層CMOS碳納米管晶體管和一層RRAM存儲(chǔ)單元構(gòu)成,這些存儲(chǔ)單元相互疊放,并通過(guò)稱為VIAS的密集連接器垂直連接在一起。DARPA資助的3DSoC項(xiàng)目背后的想法是,采用兩種技術(shù)的多層芯片將比現(xiàn)在的7納米芯片具有50倍的性能優(yōu)勢(shì)??紤]到新芯片所基于的平版印刷工藝(90納米節(jié)點(diǎn))是2004年最新的尖端技術(shù),這一目標(biāo)尤其雄心勃勃。

這個(gè)項(xiàng)目剛剛運(yùn)行了一年左右的時(shí)間,DARPA希望在持續(xù)運(yùn)行三年半之后,就可以生產(chǎn)出帶有5000萬(wàn)邏輯門電路、4G字節(jié)非易失性存儲(chǔ)器、每平方毫米存在900萬(wàn)個(gè)互聯(lián)通道的芯片?;ヂ?lián)通道之間的傳輸速度為每秒50太比特,每比特的功率消耗小于兩個(gè)皮焦耳。

當(dāng)然,Shulaker目前展示的內(nèi)容還不能做到這一切。但是,這是該計(jì)劃進(jìn)展過(guò)程中的一個(gè)重要里程碑。與Skywater Technology Foundry和其他合作伙伴一起,“我們徹底改造了我們?nèi)绾沃圃爝@項(xiàng)技術(shù),將其從一項(xiàng)僅在我們的學(xué)術(shù)實(shí)驗(yàn)室工作的技術(shù)轉(zhuǎn)變?yōu)橐豁?xiàng)可以而且現(xiàn)在已經(jīng)在商業(yè)制造設(shè)施內(nèi)工作的技術(shù)?!彼f(shuō):“這是可以在美國(guó)的商業(yè)晶圓廠中實(shí)施的技術(shù)。”

與當(dāng)今的2-D硅相比,該技術(shù)的潛在優(yōu)勢(shì)的關(guān)鍵在于能夠堆疊多層CMOS邏輯和非易失性存儲(chǔ)器,同時(shí)將這些層連接起來(lái),3DSoC團(tuán)隊(duì)稱之為“層”,垂直連接的數(shù)量級(jí)更窄、更密集。比其他任何3D技術(shù)都要先進(jìn)。

這種技術(shù)在硅中是不可能實(shí)現(xiàn)的,因?yàn)闃?gòu)建一層硅邏輯所需的溫度高達(dá)1000攝氏度——足以摧毀其下的硅層。3DSoC技術(shù)使用碳納米管晶體管代替,它可以在低于450攝氏度的溫度下制造。同樣,RRAM層也采用低溫工藝制造。因此,可以在不傷害下面層的情況下構(gòu)建多個(gè)層。

3DSoC團(tuán)隊(duì)是如何從實(shí)驗(yàn)室好奇心轉(zhuǎn)變?yōu)樯虡I(yè)流程的?“這是一個(gè)循序漸進(jìn)的方法,”Skywater首席技術(shù)官Brad Ferguson告訴IEEE Spectrum。例如,他們分別計(jì)算了NMOS碳納米管晶體管和PMOS晶體管的工藝流程,并在制造任何將它們組合成CMOS電路的晶圓之前,分別為每一個(gè)晶圓制造出單獨(dú)的晶圓。他們也分別制造了RRAM的晶圓,然后計(jì)算出與該層的垂直連接?!斑@種循序漸進(jìn)的方法確實(shí)消除了很多風(fēng)險(xiǎn)……在我們學(xué)習(xí)的過(guò)程中?!?/p>

Ferguson說(shuō),下一個(gè)重要的里程碑是在年底前集成兩層納米管晶體管RRAM。接下來(lái)的階段,Skywater和團(tuán)隊(duì)的其他成員將致力于提高產(chǎn)量。他說(shuō):“我們正在(為RRAM)實(shí)現(xiàn)經(jīng)濟(jì)上可行的鉆頭產(chǎn)量?!?/p>

在最后一個(gè)階段,合作伙伴和潛在客戶將使用流程設(shè)計(jì)工具包(第一個(gè)版本現(xiàn)已完成)來(lái)制造原型芯片。從那里,Skywater將能夠圍繞這一過(guò)程建立業(yè)務(wù),并將該技術(shù)授權(quán)給其他鑄造廠。

同樣令人興奮的是,業(yè)績(jī)的增長(zhǎng)可能會(huì)繼續(xù)改善。該工藝可以升級(jí)到65納米或更先進(jìn)的制造節(jié)點(diǎn),從而獲得更高的密度和更快、更強(qiáng)大的系統(tǒng)。Shulaker說(shuō):“一旦3D SoC在寬松成熟的90納米節(jié)點(diǎn)上實(shí)現(xiàn),我們就可以依靠傳統(tǒng)技術(shù)進(jìn)行數(shù)十年的創(chuàng)新。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    49985

    瀏覽量

    419667
  • 存儲(chǔ)器
    +關(guān)注

    關(guān)注

    38

    文章

    7403

    瀏覽量

    163398
  • 納米管
    +關(guān)注

    關(guān)注

    0

    文章

    33

    瀏覽量

    11888

原文標(biāo)題:首批3D納米管和RRAM集成電路問(wèn)世

文章出處:【微信號(hào):IEEE_China,微信公眾號(hào):IEEE電氣電子工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    2.5D/3D封裝技術(shù)升級(jí),拉高AI芯片性能天花板

    2.5D/3D封裝和Chiplet等得到了廣泛應(yīng)用。 ? 根據(jù)研究機(jī)構(gòu)的調(diào)研,到2028年,2.5D3D封裝將成為僅次于
    的頭像 發(fā)表于 07-11 01:12 ?6251次閱讀

    的制備流程

    本文從硅片制備流程為切入點(diǎn),以方便了解和選擇合適的,的制備工藝流程比較復(fù)雜,加工工序
    的頭像 發(fā)表于 10-21 15:22 ?67次閱讀

    碳化硅的區(qū)別是什么

    。而是傳統(tǒng)的半導(dǎo)體材料,具有成熟的制造工藝和廣泛的應(yīng)用領(lǐng)域。 制造工藝: 碳化硅的制造工藝相對(duì)復(fù)雜,需要高溫、高壓和長(zhǎng)時(shí)間的生長(zhǎng)過(guò)
    的頭像 發(fā)表于 08-08 10:13 ?774次閱讀

    混合鍵合的前景和工藝流程

    3D集成是實(shí)現(xiàn)多芯片異構(gòu)集成解決方案的關(guān)鍵技術(shù),是業(yè)界對(duì)系統(tǒng)級(jí)更高功耗、性能、面積和成本收益需求的回應(yīng)。3D 堆疊正在電子系統(tǒng)層次結(jié)構(gòu)的不同級(jí)別(從封裝級(jí)到晶體
    的頭像 發(fā)表于 02-22 09:42 ?1050次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>到<b class='flag-5'>晶</b><b class='flag-5'>圓</b>混合鍵合的前景和工藝流程

    混合鍵合:將互連間距突破400納米

    來(lái)源:IMEC Cu/SiCN鍵合技術(shù)的創(chuàng)新是由邏輯存儲(chǔ)器堆疊需求驅(qū)動(dòng)的 混合鍵合的前景 3D集成是實(shí)現(xiàn)多
    的頭像 發(fā)表于 02-21 11:35 ?519次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>到<b class='flag-5'>晶</b><b class='flag-5'>圓</b>混合鍵合:將互連間距突破400<b class='flag-5'>納米</b>

    納米管納米復(fù)合傳感器的研究進(jìn)展綜述

    一維空心圓柱形碳納米管納米結(jié)構(gòu)自被發(fā)現(xiàn)以來(lái),在納米技術(shù)的發(fā)展中起著至關(guān)重要的作用。
    的頭像 發(fā)表于 01-18 09:18 ?1067次閱讀
    碳<b class='flag-5'>納米管</b><b class='flag-5'>納米</b>復(fù)合傳感器的研究進(jìn)展綜述

    一文詳解通孔技術(shù)(TSV)

    通孔技術(shù)(TSV,Through Silicon Via)是通過(guò)在芯片芯片之間、
    的頭像 發(fā)表于 01-09 09:44 ?1.5w次閱讀
    一文詳解<b class='flag-5'>硅</b>通孔技術(shù)(TSV)

    全球代工行業(yè)格局及市場(chǎng)趨勢(shì)

    制造產(chǎn)業(yè)在集成電路產(chǎn)業(yè)中起著承前啟后的作用,是整個(gè)集成電路產(chǎn)業(yè)的平臺(tái)和核心,而代工又是
    發(fā)表于 01-04 10:56 ?1409次閱讀
    全球<b class='flag-5'>晶</b><b class='flag-5'>圓</b>代工行業(yè)格局及市場(chǎng)趨勢(shì)

    英銳恩知芯社:一片晶可以切出多少芯片?# 芯片

    芯片
    英銳恩科技
    發(fā)布于 :2023年12月15日 15:52:22

    HRP級(jí)先進(jìn)封裝替代傳統(tǒng)封裝技術(shù)研究(HRP級(jí)先進(jìn)封裝芯片

    隨著級(jí)封裝技術(shù)的不斷提升,眾多芯片設(shè)計(jì)及封測(cè)公司開始思考并嘗試采用級(jí)封裝技術(shù)替代傳統(tǒng)封裝。其中HRP(Heat?Re-distrib
    的頭像 發(fā)表于 11-30 09:23 ?1929次閱讀
    HRP<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>先進(jìn)</b>封裝替代傳統(tǒng)封裝技術(shù)研究(HRP<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>先進(jìn)</b>封裝<b class='flag-5'>芯片</b>)

    智原推出2.5D/3D先進(jìn)封裝服務(wù), 無(wú)縫整合小芯片

    (Interposer)制造服務(wù)以連接小芯片(Chiplets),并與一流的代工廠和測(cè)試封裝供貨商緊密合作,確保產(chǎn)能、良率、質(zhì)量、可靠性和生產(chǎn)進(jìn)度,從而實(shí)現(xiàn)多源小
    的頭像 發(fā)表于 11-20 18:35 ?424次閱讀

    先進(jìn)封裝技術(shù)之爭(zhēng) | 巨頭手握TSV利刃壟斷HBM市場(chǎng),中國(guó)何時(shí)分一杯羹?

    文章轉(zhuǎn)自:屹立芯創(chuàng)公眾號(hào) “TSV是能實(shí)現(xiàn)芯片內(nèi)部上下互聯(lián)的技術(shù),可以使多個(gè)芯片實(shí)現(xiàn)垂直且最短互聯(lián)”,AI算力帶動(dòng)TSV由2.5D3D深入
    的頭像 發(fā)表于 11-09 13:41 ?5274次閱讀
    <b class='flag-5'>先進(jìn)</b>封裝技術(shù)之爭(zhēng) | 巨頭手握TSV利刃壟斷HBM市場(chǎng),中國(guó)何時(shí)分一杯羹?

    級(jí)封裝的基本流程

    )、重新分配層(RDL)封裝、倒(Flip Chip)封裝、及通孔(TSV)封裝。此外,本文還將介紹應(yīng)用于這些級(jí)封裝的各項(xiàng)工藝,包括光刻(Photolithography)工藝
    的頭像 發(fā)表于 11-08 09:20 ?8655次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)封裝的基本流程

    納米管性能優(yōu)勢(shì)和應(yīng)用領(lǐng)域

    隨著科技的進(jìn)步,碳納米管(Carbon Nanotubes,CNT)已經(jīng)逐漸引領(lǐng)鋰電池領(lǐng)域的革新浪潮。傳統(tǒng)導(dǎo)電劑的替代者,碳納米管以其卓越的性能特點(diǎn),包括優(yōu)異的導(dǎo)電導(dǎo)熱性能、阻酸抗氧化
    的頭像 發(fā)表于 10-27 17:41 ?3342次閱讀

    WD4000無(wú)圖幾何量測(cè)系統(tǒng)

    檢測(cè)機(jī),又稱為半導(dǎo)體芯片自動(dòng)化檢測(cè)設(shè)備,是用于對(duì)半導(dǎo)體芯片的質(zhì)量進(jìn)行檢驗(yàn)和測(cè)試的專用設(shè)備。它可以用于硅片、
    發(fā)表于 10-25 15:53 ?0次下載