0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DFX——并行工程2

DFX設(shè)計(jì)聯(lián)盟 ? 2019-11-11 11:13 ? 次閱讀

到底什么是傳統(tǒng)的串行工程,什么又是并行工程呢?

這就類(lèi)似電路中的串聯(lián)與并聯(lián),若用電器逐個(gè)依次首尾相連,屬于串聯(lián),若首首并連,屬于并聯(lián)。舉個(gè)簡(jiǎn)單的例子,Layout工程師在設(shè)計(jì)一款產(chǎn)品時(shí)時(shí),所有工作由一個(gè)人完成,先布局電源部分,再布局功能部分,最后布局功能小板,這就是串行工程;而同一款產(chǎn)品設(shè)計(jì),由3個(gè)不同的工程師分別布局電源,功能,功能小板,最后整合,這就是并行工程。

串行與并行開(kāi)發(fā)流程,以PCB設(shè)計(jì)為例,如下圖:

untitled.png


傳統(tǒng)的串行開(kāi)發(fā)模式有一個(gè)糟糕的開(kāi)局,也就必然會(huì)有后續(xù)不斷的設(shè)計(jì)更改、設(shè)計(jì)優(yōu)化等。在很多批量生產(chǎn)的設(shè)計(jì)實(shí)踐中,一開(kāi)始參與的人數(shù)非常少,沒(méi)有考慮制造、測(cè)試、裝配、成本、質(zhì)量等因素,在臨近發(fā)布日期的時(shí)候人數(shù)增長(zhǎng)到了峰值,很多人參與到了解決問(wèn)題的過(guò)程中。然而,這些問(wèn)題本應(yīng)該在一開(kāi)始就要被清理干凈。

如果一個(gè)項(xiàng)目沒(méi)有早期被納入DFX,那么在后期想要使產(chǎn)品具有可制造性、可裝配性,可測(cè)試性,可維護(hù)性,成本優(yōu)化,可維護(hù)性等等,那將變得異常困難,即產(chǎn)品開(kāi)發(fā)的墨菲定律。在緊張的時(shí)間壓力下,面對(duì)著通過(guò)更改訂單實(shí)施DFX的艱巨難題,團(tuán)隊(duì)只會(huì)進(jìn)行簡(jiǎn)單的修改,導(dǎo)致產(chǎn)品的可制造性、產(chǎn)品質(zhì)量等更為不可靠。

簡(jiǎn)單歸納:

- 并行工程要求:產(chǎn)品在一開(kāi)始就考慮產(chǎn)品整個(gè)生命周期中從概念形成到產(chǎn)品生命周期結(jié)束的所有因素,包括制造、裝配、測(cè)試、質(zhì)量、成本、進(jìn)度計(jì)劃和用戶(hù)要求等

- 目標(biāo):并行工程的目標(biāo)為提高質(zhì)量、降低成本、縮短產(chǎn)品開(kāi)發(fā)周期和產(chǎn)品上市時(shí)間。

- 具體做法:在產(chǎn)品開(kāi)發(fā)階段,組織多種職能協(xié)同工作的項(xiàng)目組,并使用并行工具,使有關(guān)人員從一開(kāi)始就獲得對(duì)新產(chǎn)品需求的要求和信息,積極研究涉及本部門(mén)的工作業(yè)務(wù),并將所需要求提供給設(shè)計(jì)人員,使許多問(wèn)題在開(kāi)發(fā)早期就得到解決,從而保證了設(shè)計(jì)的質(zhì)量,避免了大量的返工浪費(fèi).

然而,決定并行工程成敗的關(guān)鍵因素是資源的可獲得性,充足的資源能夠讓多功能型團(tuán)隊(duì)的各領(lǐng)域?qū)<以谠缙诩Y(jié)并開(kāi)始工作。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高速并行總線的工作原理是什么 高速并行總線有哪些

    高速并行總線的工作原理及其具體類(lèi)型是一個(gè)涉及硬件技術(shù)和數(shù)據(jù)傳輸?shù)膹?fù)雜話題。以下是對(duì)高速并行總線工作原理的概述以及幾種常見(jiàn)的高速并行總線的介紹。 高速并行總線的工作原理 高速
    的頭像 發(fā)表于 10-06 15:17 ?161次閱讀
    高速<b class='flag-5'>并行</b>總線的工作原理是什么 高速<b class='flag-5'>并行</b>總線有哪些

    使用BQ769x2電池監(jiān)控器的并行路徑

    電子發(fā)燒友網(wǎng)站提供《使用BQ769x2電池監(jiān)控器的并行路徑.pdf》資料免費(fèi)下載
    發(fā)表于 09-26 11:34 ?0次下載
    使用BQ769x<b class='flag-5'>2</b>電池監(jiān)控器的<b class='flag-5'>并行</b>路徑

    請(qǐng)問(wèn)ESP32的io作業(yè)和cpu作業(yè)是并行進(jìn)行的嗎?

    延長(zhǎng)。 1.請(qǐng)問(wèn)ESP32的io作業(yè)和cpu作業(yè)是并行進(jìn)行的嗎? 2.請(qǐng)問(wèn)這樣的情況下,如何能實(shí)現(xiàn)50ns級(jí)的軟件延時(shí)的效果(不需要很精確).
    發(fā)表于 06-24 06:22

    請(qǐng)問(wèn)ESP32-S2能否支持8位并行RGB?

    看到ESP32-S2規(guī)格書(shū)有寫(xiě) 支持并行 8 位 RGB。能支持如下圖所示的8位的RGB灰階數(shù)據(jù)格式么
    發(fā)表于 06-12 07:01

    如何在AMD Vivado? Design Tool中用工程模式使用DFX流程?

    本文介紹了在 AMD Vivado? Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的過(guò)程中要把具體步驟映射到相應(yīng)的
    的頭像 發(fā)表于 04-17 09:28 ?604次閱讀
    如何在AMD Vivado? Design Tool中用<b class='flag-5'>工程</b>模式使用<b class='flag-5'>DFX</b>流程?

    如何使用FPGA驅(qū)動(dòng)并行ADC和并行DAC芯片?

    ADC和DAC是FPGA與外部信號(hào)的接口,從數(shù)據(jù)接口類(lèi)型的角度劃分,有低速的串行接口和高速的并行接口。
    的頭像 發(fā)表于 02-22 16:15 ?3261次閱讀
    如何使用FPGA驅(qū)動(dòng)<b class='flag-5'>并行</b>ADC和<b class='flag-5'>并行</b>DAC芯片?

    采用UltraScale/UltraScale+芯片的DFX設(shè)計(jì)注意事項(xiàng)

    采用UltraScale/UltraScale+芯片進(jìn)行DFX設(shè)計(jì)時(shí),建議從以下角度對(duì)設(shè)計(jì)進(jìn)行檢查。
    的頭像 發(fā)表于 01-18 09:27 ?795次閱讀
    采用UltraScale/UltraScale+芯片的<b class='flag-5'>DFX</b>設(shè)計(jì)注意事項(xiàng)

    單片機(jī)中并行是什么意思

    單片機(jī)中的并行是指能夠同時(shí)執(zhí)行多個(gè)操作或指令的能力。傳統(tǒng)的計(jì)算機(jī)體系結(jié)構(gòu)中,處理器通常是按照順序執(zhí)行指令,即一條指令執(zhí)行完畢后再執(zhí)行下一條指令。而在單片機(jī)中,由于計(jì)算和執(zhí)行的任務(wù)較為簡(jiǎn)單,單片機(jī)可以
    的頭像 發(fā)表于 12-20 09:33 ?1072次閱讀

    DFX可制造性設(shè)計(jì)與組裝技術(shù)

    今天分享是《DFX可制造性設(shè)計(jì)與組裝技術(shù)》 資料
    的頭像 發(fā)表于 12-11 11:10 ?763次閱讀
    <b class='flag-5'>DFX</b>可制造性設(shè)計(jì)與組裝技術(shù)

    并行總線和串行總線的區(qū)別

    并行總線和串行總線的區(qū)別? 并行總線和串行總線是計(jì)算機(jī)系統(tǒng)中常見(jiàn)的兩種數(shù)據(jù)傳輸方式,它們有著不同的工作原理和應(yīng)用場(chǎng)景。在這篇文章中,我將詳細(xì)介紹并行總線和串行總線的區(qū)別,并探討它們各自的優(yōu)勢(shì)和劣勢(shì)
    的頭像 發(fā)表于 12-07 16:45 ?3165次閱讀

    DFX設(shè)計(jì)中Bitstream文件詳解

    Fullconfiguration bitstreams對(duì)應(yīng)的是靜態(tài)區(qū)加動(dòng)態(tài)區(qū)的完整設(shè)計(jì),因此,該文件與傳統(tǒng)的非DFX工程生成的bitstream從文件格式到文件結(jié)構(gòu)均是一致的。同時(shí)使用方法也是一致
    的頭像 發(fā)表于 12-07 10:45 ?1080次閱讀
    <b class='flag-5'>DFX</b>設(shè)計(jì)中Bitstream文件詳解

    優(yōu)化DFX設(shè)計(jì)的方法

    假定設(shè)計(jì)中存在兩個(gè)RP,分別為RP1和RP2,那么就要避免出現(xiàn)RP1輸出直接連接到RP2或者相反從RP2輸出直接連接到RP1的路徑。因?yàn)檫@時(shí)RP邊界信號(hào)(連接RP1和RP2的net)的
    的頭像 發(fā)表于 11-30 09:17 ?711次閱讀
    優(yōu)化<b class='flag-5'>DFX</b>設(shè)計(jì)的方法

    DFX設(shè)計(jì)如何分析

    針對(duì)DFX設(shè)計(jì),Vivado提供了命令report_pr_configuration_analysis,該命令會(huì)從設(shè)計(jì)復(fù)雜度、時(shí)鐘和時(shí)序等方面對(duì)其進(jìn)行分析。使用該命令時(shí),我們主要會(huì)用到其中3個(gè)選項(xiàng):-complexity、-clocking和-timing。
    的頭像 發(fā)表于 11-09 11:23 ?775次閱讀
    <b class='flag-5'>DFX</b>設(shè)計(jì)如何分析

    shell腳本串行和并行執(zhí)行設(shè)置

    command1command2command3 在這個(gè)例子中,command1會(huì)首先執(zhí)行,完成后command2會(huì)執(zhí)行,以此類(lèi)推。 并行執(zhí)行 要實(shí)現(xiàn)并行執(zhí)行,你可以使用一些技巧來(lái)同
    的頭像 發(fā)表于 11-08 10:25 ?2223次閱讀

    芯片DFX:Coresight架構(gòu)

    最近接觸到了一些產(chǎn)線的Test的東西,然后發(fā)現(xiàn)這里面有一些DFX的相關(guān)東西。
    的頭像 發(fā)表于 11-05 17:04 ?988次閱讀
    芯片<b class='flag-5'>DFX</b>:Coresight架構(gòu)