臺(tái)積電正式披露3nm工藝最新細(xì)節(jié) 晶體管密度達(dá)到2.5億/mm2

近日，臺(tái)積電正式披露了其最新3nm工藝的細(xì)節(jié)詳情，其晶體管密度達(dá)到了破天荒的2.5億/mm2！

作為參考，采用臺(tái)積電7nm EUV工藝的麒麟990 5G尺寸113.31mm2，晶體管密度103億，平均下來(lái)是0.9億/mm2，3nm工藝晶體管密度是7nm的3.6倍。這個(gè)密度形象化比喻一下，就是將奔騰4處理器縮小到針頭大小。

性能提升上，臺(tái)積電5nm較7nm性能提升15%，能耗提升30%，而3nm較5nm性能提升7%，能耗提升15%。

此外臺(tái)積電還表示，3nm工藝研發(fā)符合預(yù)期，并沒(méi)有受到疫情影響，預(yù)計(jì)在2021年進(jìn)入風(fēng)險(xiǎn)試產(chǎn)階段，2022年下半年量產(chǎn)。

工藝上，臺(tái)積電評(píng)估多種選擇后認(rèn)為現(xiàn)行的FinFET工藝在成本及能效上更佳，所以3nm首發(fā)依然會(huì)是FinFET晶體管技術(shù)。

但臺(tái)積電老對(duì)手三星則押寶3nm節(jié)點(diǎn)翻身，所以進(jìn)度及技術(shù)選擇都很激進(jìn)，將會(huì)淘汰FinFET晶體管直接使用GAA環(huán)繞柵極晶體管。
責(zé)任編輯：wv