0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

新思科技采用VCS 與 Verdi 結合,推出與眾不同的芯片設計

lhl545545 ? 來源:與非網 ? 作者:與非網 ? 2020-08-28 15:22 ? 次閱讀

/ 美通社 / -- 新思科技(Synopsys, Inc.,納斯達克股票代碼:SNPS)今天宣布,Graphcore 采用新思科技基于 Verdi?調試的 VCS?仿真解決方案,驗證其最近推出 Colossus? GC200 智能處理單元(IPU),該產品足以改變行業(yè)游戲規(guī)則。Graphcore 的第二代 IPU 是有史以來最復雜的微處理器,擁用 594 億個晶體管和 1472 個獨立處理器內核。新思科技 VCS 讓 Graphcore 能夠為其大規(guī)模平行 IPU 設計,特別針對機器智能(machine intelligence)工作負載,顯著提高仿真吞吐量。

Graphcore 芯片業(yè)務副總裁 Phil Horsfield 說:“為了對我們的 IPU 加速器進行全面驗證,需要每天進行涵蓋數以千計的復雜測試場景的仿真回歸分析。新思科技 VCS 和 Verdi 交互調試解決方案非常適合我們的大型設計,讓我們的仿真團隊能夠縮短回歸周轉時間,從而大大提升我們驗證工作的效率?!?/p>

Graphcore 的 Colossus GC200 IPU 專為機器智能(machine intelligence)工作負載設計,面向當前和未來機器智能應用,可謂是最快、最靈活的平臺。相較于面向大型設計的單核處理器架構,VCS 充分利用眾核處理器架構,從而帶來 2 到 5 倍的仿真性能提升,是仿真的性能速度大幅提升。VCS 與 Verdi 調試的原生整合,使與復雜得人工智能AI)片上系統(tǒng)有關的困難和冗長的調試過程實現(xiàn)自動化。

新思科技芯片驗證事業(yè)部市場營銷和業(yè)務開發(fā)副總裁 Rajiv Maheshwary 表示:“我們通過與 AI 芯片設計上面的驗證團隊合作,繼續(xù)擴大我們在仿真方面的領先地位。為推出與眾不同的芯片設計,這些團隊需要更高的性能表現(xiàn)以及快速的周轉時間。VCS 與 Verdi 結合,能夠帶來顯著的工作效率提升,讓我們的客戶能夠在這個至關重要的快節(jié)奏市場中,將產品上市時間縮短幾個月?!?br /> 責任編輯:pj

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19032

    瀏覽量

    228446
  • AI
    AI
    +關注

    關注

    87

    文章

    29359

    瀏覽量

    267641
  • 人工智能
    +關注

    關注

    1789

    文章

    46316

    瀏覽量

    236478
收藏 人收藏

    評論

    相關推薦

    思科技發(fā)布1.6納米背面布線技術,助力萬億晶體管芯片發(fā)展

    近日,新思科技(Synopsys)宣布了一項重大的技術突破,成功推出了1.6納米背面電源布線項目。這一技術將成為未來萬億晶體管芯片制造過程中的關鍵所在。
    的頭像 發(fā)表于 09-30 16:11 ?280次閱讀

    思科技7月份行業(yè)事件

    思科技宣布推出面向英特爾代工EMIB先進封裝技術的可量產多裸晶芯片設計參考流程,該流程采用了Synopsys.ai EDA全面解決方案和新思科
    的頭像 發(fā)表于 08-12 09:50 ?467次閱讀

    思科技解讀是什么讓AI芯片設計與眾不同?

    Intelligence)時代,人工智能(AI)和安全已經成為超越傳統(tǒng)芯片設計界限的關鍵因素。 半導體行業(yè)的迅猛增長主要是由AI(人工智能)、ML(機器學習)和DL(深度學習)等技術的廣泛應用所驅動的,這些技術對計算要求極高,需要專用芯片和高效的設計
    發(fā)表于 07-30 11:50 ?286次閱讀

    思科技PCIe 7.0驗證IP(VIP)的特性

    在近期的博文《新思科技率先推出PCIe 7.0 IP解決方案,加速HPC和AI等萬億參數領域的芯片設計》中,新思科技宣布推出綜合全面的PCI
    的頭像 發(fā)表于 07-24 10:11 ?437次閱讀
    新<b class='flag-5'>思科</b>技PCIe 7.0驗證IP(VIP)的特性

    思科技攜手英特爾推出可量產Multi-Die芯片設計解決方案

    思科技(Synopsys)近日宣布推出面向英特爾代工EMIB先進封裝技術的可量產多裸晶芯片設計參考流程,該流程采用了Synopsys.ai EDA全面解決方案和新
    的頭像 發(fā)表于 07-16 09:42 ?479次閱讀

    思科技引領EMIB封裝技術革新,推出量產級多裸晶芯片設計參考流程

    ,即面向英特爾代工服務中的EMIB(嵌入式多芯片互連橋接)先進封裝技術,成功推出了可量產的多裸晶芯片設計參考流程。這一里程碑式的成果,不僅彰顯了新思科技在半導體設計領域的深厚底蘊,更為
    的頭像 發(fā)表于 07-11 09:47 ?401次閱讀

    思科技面向英特爾代工推出可量產的多裸晶芯片設計參考流程,加速芯片創(chuàng)新

    3DIC Compiler協(xié)同設計與分析解決方案結合思科技IP,加速英特爾代工EMIB技術的異構集成 摘要: 新思科技人工智能(AI)驅動型多裸晶芯片(Multi-die)設計參考流
    發(fā)表于 07-09 13:42 ?739次閱讀

    思科推出業(yè)界首款PCIe 7.0 IP解決方案

    PCIe 7.0 IP解決方案,加速萬億參數領域的芯片設計 新思科推出業(yè)界首款完整的PCIe 7.0 IP解決
    的頭像 發(fā)表于 06-29 15:13 ?523次閱讀

    思科推出業(yè)界首款PCIe 7.0 IP解決方案

    思科技(Synopsys)近日宣布,推出業(yè)界首款完整的PCIe 7.0 IP解決方案,包括控制器、IDE安全模塊、PHY和驗證IP。該解決方案可以助力芯片制造商滿足計算密集型AI工作負載在傳輸海量
    的頭像 發(fā)表于 06-25 09:46 ?399次閱讀

    思科技與臺積公司深度合作,推動芯片設計創(chuàng)新

     新思科技EDA事業(yè)部戰(zhàn)略與產品管理副總裁Sanjay Bali表示:“新思科技在可投產的EDA流程和支持3Dblox標準的3DIC Compiler光子集成方面的先進成果,結合我們廣泛的IP產品組合,使得我們與臺積公司能夠助力
    的頭像 發(fā)表于 05-11 16:25 ?346次閱讀

    推出新一代綠光激光器 - VERDI C

    這種緊湊型多功率連續(xù)波綠光激光器簡化了鈦寶石泵浦、半導體檢測和退火等應用。 科學家和原始設備制造商都將受益于新的緊湊型 Verdi C 系列多功率連續(xù)波綠光(532 納米)激光器。 這是因為作為廣
    的頭像 發(fā)表于 03-21 06:34 ?374次閱讀
    <b class='flag-5'>推出</b>新一代綠光激光器 - <b class='flag-5'>VERDI</b> C

    思科技與英特爾深化合作加速先進芯片設計

    近日,新思科技與英特爾宣布深化合作,共同加速先進芯片設計的步伐。據悉,新思科技的人工智能驅動的數字和模擬設計流程已經成功通過英特爾代工的Intel 18A工藝認證,這一突破性的進展標志著雙方在
    的頭像 發(fā)表于 03-06 10:33 ?554次閱讀

    DigiKey 推出其《與眾不同的農場》視頻系列第三季

    與眾不同的農場》視頻系列第三季。 DigiKey 攜手 ADI 和 Amphenol Industrial 推出與眾不同的農場》視頻系列第三季。 第三季共有三集,深入探討了農業(yè)的未來,向您展示
    發(fā)表于 03-01 14:41 ?309次閱讀
    DigiKey <b class='flag-5'>推出</b>其《<b class='flag-5'>與眾不同</b>的農場》視頻系列第三季

    VCS 仿真option 解析

    VCS的仿真選項分編譯(compile-time)選項和運行(run-time)選項。編譯選項用于RTL/TB的編譯,一遍是編譯了就定了,不能在仿真中更改其特性,例如define等等。
    的頭像 發(fā)表于 01-06 10:19 ?2138次閱讀

    vcs實用技巧

    VCS是編譯型verilog仿真器,VCS先將verilog/systemverilog文件轉化為C文件,在linux下編譯生成的可執(zhí)行文./simv即可得到仿真結果。
    的頭像 發(fā)表于 10-25 17:22 ?909次閱讀
    <b class='flag-5'>vcs</b>實用技巧