0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速信號(hào)回流環(huán)路實(shí)際走線分析

電子設(shè)計(jì) ? 來(lái)源:CSDN 博主 ? 作者:VirtuousLiu ? 2020-11-19 15:26 ? 次閱讀

1、實(shí)際走線分析:

上面的走線橘色為信號(hào)走線,周?chē)G色(波浪標(biāo)注)為周?chē)?,下方為第二層完整地平面?/p>

從上圖來(lái)看設(shè)計(jì)師的本意是好的,有參考地平面,周?chē)灿邪兀藭r(shí)設(shè)計(jì)正確的話可以保證回流路徑阻抗最小,因?yàn)榭梢詮膬蛇叞鼗亓骱偷仄矫婊亓鳎藭r(shí)可以效果最好。

但是,上面出現(xiàn)的問(wèn)題就是包地并未通過(guò)地孔和地平面連接起來(lái)。具體如下所示:

假設(shè)回流路徑是兩邊包地,信號(hào)流向?yàn)閺挠蚁蜃?,下邊部分包地紅色路徑為回流信號(hào),此時(shí)回流信號(hào)向右走,但是因?yàn)榍懊鏇](méi)有接地孔,所以信號(hào)返回,尋找最小路徑(圖中下邊白色路徑);另上邊回流也是,因?yàn)榭拷^(guò)孔處無(wú)接地過(guò)孔,則信號(hào)沿著灰色路線找到最近的接地過(guò)孔,此時(shí)這兩個(gè)不完整的包地,導(dǎo)致了信號(hào)路徑阻抗不是最小,且下邊走線較細(xì),寄生電感較大,且為一端接地,此時(shí)模型就是一個(gè)天線,很有可能導(dǎo)致“天線輻射能量”,所以有了完整的地平面,包地只是錦上添花的行為,但是一定要注意包地處理不好,有可能導(dǎo)致更為嚴(yán)重的輻射。

最好的解決方法如下:

在兩邊包地線上沿一定距離打上接地/包地過(guò)孔,此時(shí)可以解決回流路徑阻抗增大的問(wèn)題。

2、實(shí)際走線分析

如下圖所示為一組PCIE走線,其中包括三組差分線,發(fā)送、接收和時(shí)鐘參考。如下走線差分線走的沒(méi)有問(wèn)題,但是背部的橫向走線切斷了背面的完整地平面,雖然走線周?chē)怯型暾氐模堑仄矫姹蝗俗呔€破壞嚴(yán)重。如果做高速分析以及實(shí)際測(cè)試驗(yàn)證很久的話,我們都知道完整的地平面是根本,周?chē)刂皇清\上添花的行為,我們以時(shí)鐘來(lái)分析信號(hào)回流。

時(shí)鐘信號(hào)回流分析:

時(shí)鐘信號(hào)是由PCIE主機(jī)給到PCIE從機(jī)的,所以信號(hào)流向是指向左下角的。而此時(shí)的信號(hào)回流路徑包含包地路徑和地平面路徑。

包地路徑很好,信號(hào)直接沿著包地路徑回流沒(méi)有多大問(wèn)題;但是對(duì)于地平面回流就存在問(wèn)題了,所以此時(shí)來(lái)看一下:

假設(shè)地平面回流信號(hào)在未分割處是在信號(hào)下方鏡像回流,但是因?yàn)橄路阶呔€導(dǎo)致地平面被破壞,假設(shè)黃色箭頭指示為地平面回流信號(hào),當(dāng)遇到分割,則電流沿著分割界面一直走,直到繞過(guò)分割平面,然后再回到信號(hào)路徑鏡像對(duì)應(yīng)面;當(dāng)然也有一條路徑是尋找最近過(guò)孔,如白色路徑,沿著過(guò)孔走頂層,再經(jīng)過(guò)過(guò)孔回到底層參考地,此時(shí)大家發(fā)現(xiàn)一個(gè)很明顯的問(wèn)題那就是路程變長(zhǎng)了(因?yàn)槔@路了),此時(shí)在低頻下沒(méi)有問(wèn)題,但是在高頻下速率很高,一個(gè)簡(jiǎn)單的上升沿就可能導(dǎo)致輻射嚴(yán)重超標(biāo),而此時(shí)回流路徑變長(zhǎng),寄生電感增加,感抗變大,很有可能導(dǎo)致嚴(yán)重的EMC問(wèn)題,所以請(qǐng)一定不要這樣做。

所以成本允許的話,對(duì)于這種一定設(shè)計(jì)為四層板,因?yàn)閮蓪影逭娴暮茈y找到一個(gè)完整的地參考平面,哪怕四層板完整的參考地沒(méi)有,但是對(duì)應(yīng)信號(hào)層找出完整的電源平面也是可以的。另外而言,是在不允許,則可以在分割的兩個(gè)地之間連接一個(gè)0歐姆電阻,也就是我們俗稱的“跨接電阻”,就是把兩邊連接起來(lái),此時(shí)回流信號(hào)直接走我們搭建的“跨街橋”就行,不用繞路,當(dāng)然阻抗就是最小的。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • PCIe
    +關(guān)注

    關(guān)注

    15

    文章

    1175

    瀏覽量

    82259
  • 走線
    +關(guān)注

    關(guān)注

    3

    文章

    113

    瀏覽量

    23748
  • 時(shí)鐘信號(hào)
    +關(guān)注

    關(guān)注

    4

    文章

    440

    瀏覽量

    28473
  • 差分線
    +關(guān)注

    關(guān)注

    0

    文章

    37

    瀏覽量

    8882
  • 回流路徑
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    6737
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高速PCB的誤區(qū)

    誤區(qū)一:認(rèn)為差分信號(hào)不需要地平面作為回流路徑,或者認(rèn)為差分走彼此為對(duì)方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑,或者對(duì)高速
    發(fā)表于 12-18 12:03

    高速PCB的誤區(qū)

    誤區(qū)一:認(rèn)為差分信號(hào)不需要地平面作為回流路徑,或者認(rèn)為差分走彼此為對(duì)方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑,或者對(duì)高速
    發(fā)表于 12-19 16:52

    硬件工程師談高速PCB信號(hào)的九個(gè)規(guī)則

      規(guī)則一:高速信號(hào)屏蔽規(guī)則  在高速的設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速
    發(fā)表于 09-20 10:38

    仿真小技巧~高速信號(hào)如何選擇層?

    `表層與內(nèi)層更為規(guī)范的說(shuō)法應(yīng)該是微帶與帶狀。兩種
    發(fā)表于 03-09 10:57

    高速信號(hào)回流環(huán)路實(shí)際分析

    高速信號(hào)回流環(huán)路實(shí)際分析
    發(fā)表于 01-22 06:36

    高速PCB設(shè)計(jì)——回流路徑分析

    相關(guān)的圖層跟著看高速信號(hào)的相鄰層來(lái)確保回流路徑,管控 Layout 質(zhì)量。亦或?qū)?Layout 訂立一些
    發(fā)表于 02-05 07:00

    高速電路回流問(wèn)題的解決辦法

    電流總是在環(huán)路中流動(dòng),電路中任意的信號(hào)都以一個(gè)閉合回路的形式存在。對(duì)于高頻信號(hào)傳輸,實(shí)際上是對(duì)傳輸與直流層之間包夾的介質(zhì)電容充電的過(guò)程。2
    發(fā)表于 08-04 06:30

    PCB設(shè)計(jì)知識(shí)之高速信號(hào)回流路徑分析

    電流總是在環(huán)路中流動(dòng),電路中任意的信號(hào)都以一個(gè)閉合回路的形式存在。對(duì)于高頻信號(hào)傳輸,實(shí)際上是對(duì)傳輸與直流層之間包夾的介質(zhì)電容充電的過(guò)程。2
    發(fā)表于 11-27 07:00

    高速信號(hào)的九大規(guī)則

    規(guī)則一:高速信號(hào)屏蔽規(guī)則 如上圖所示: 在高速的PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速
    的頭像 發(fā)表于 02-14 11:53 ?1.2w次閱讀

    關(guān)于高速信號(hào)回流環(huán)路實(shí)際分析

    1、實(shí)際分析: 上面的橘色為信號(hào)
    的頭像 發(fā)表于 02-10 09:43 ?2912次閱讀
    關(guān)于<b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b><b class='flag-5'>回流</b><b class='flag-5'>環(huán)路</b><b class='flag-5'>實(shí)際</b><b class='flag-5'>分析</b>

    高速信號(hào)回流環(huán)路實(shí)際分析

    1、實(shí)際分析: 上面的橘色為信號(hào)
    發(fā)表于 02-24 06:51 ?4次下載
    <b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b><b class='flag-5'>回流</b><b class='flag-5'>環(huán)路</b><b class='flag-5'>實(shí)際</b><b class='flag-5'>分析</b>

    PCB設(shè)計(jì)中的信號(hào)回流實(shí)際路徑分析

    要獲得最佳的PCB設(shè)計(jì),需要了解信號(hào)回流實(shí)際路徑。電路的信號(hào)完整性和EMC性能,直接與電流環(huán)路形成的電感相關(guān),而電感大小則主要與
    的頭像 發(fā)表于 11-14 11:42 ?5605次閱讀

    高速信號(hào)閉環(huán)規(guī)則

    解決。 高速信號(hào)屏蔽規(guī)則 如上圖所示:在高速的PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速
    的頭像 發(fā)表于 05-22 09:15 ?1263次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b>的<b class='flag-5'>走</b><b class='flag-5'>線</b>閉環(huán)規(guī)則

    什么是環(huán)路面積?怎么減小環(huán)路電感?

    什么是環(huán)路面積?怎么減小環(huán)路電感? 環(huán)路面積是指電路中電流在閉合路徑上所圍成的面積。環(huán)路
    的頭像 發(fā)表于 11-09 09:30 ?3555次閱讀

    高速差分信號(hào)要點(diǎn)分析

    一根為正極性信號(hào)線(P),另一根為負(fù)極性信號(hào)線(N),這兩根
    的頭像 發(fā)表于 05-16 16:33 ?748次閱讀