SPI,是英語(yǔ) Serial Peripheral interface 的縮寫,中文全稱是串行外圍設(shè)備接口。是 Motorola 所研發(fā)的一種串行通信協(xié)議。SPI接口主要應(yīng)用在 EEPROM,F(xiàn)LASH,實(shí)時(shí)時(shí)鐘,AD 轉(zhuǎn)換器,還有數(shù)字信號(hào)處理器和數(shù)字信號(hào)解碼器之間。SPI通信協(xié)議是一種高速的,全雙工,同步的通信總線協(xié)議。可以支持百兆 bit/s 的通信速率。
SPI的通信原理十分簡(jiǎn)單,它是以主從方式來(lái)工作,這種模式通常是:一個(gè)主設(shè)備和一個(gè)或多個(gè)從設(shè)備,由主設(shè)備發(fā)起通信。需要至少 4 根線,然而事實(shí)上 3 根也可以(單向傳輸時(shí))。4 根線分別是:
MOSI – 主設(shè)備數(shù)據(jù)輸出,從設(shè)備數(shù)據(jù)輸入(MOSI:master output slave input)
MISO – 主設(shè)備數(shù)據(jù)輸入,從設(shè)備數(shù)據(jù)輸出(MISO:master input slave output)
SCLK – 時(shí)鐘信號(hào),由主設(shè)備產(chǎn)生
CS /NSS – 從設(shè)備使能信號(hào)(片選),由主設(shè)備控制
接線實(shí)例:
時(shí)序圖:
SPI有四種工作模式,由 CPOL 和 CPHA 決定。
CPOL: 時(shí)鐘極性, 表示 SPI總線在空閑時(shí), 時(shí)鐘信號(hào)是高電平還是低電平。 如果 CPOL 被設(shè)為 1, 空閑時(shí) SCK 時(shí)鐘信號(hào)為高電平。 當(dāng) CPOL 被設(shè)為 0 時(shí)則正好相反。
CPOL = 0: SCK idle phase is low;
CPOL = 1: SCK idle phase is high;
CPHA: 時(shí)鐘相位, 表示 SPI 進(jìn)行數(shù)據(jù)采樣時(shí),SCK 是上升沿還是下降沿。 若 CPHA 被設(shè)置為 1, 則 SPI 設(shè)備在時(shí)鐘信號(hào)變?yōu)橄陆笛貢r(shí)觸發(fā)數(shù)據(jù)采樣, 在上升沿時(shí)發(fā)送數(shù)據(jù)。當(dāng) CPHA 被設(shè)為 0 時(shí)也正好相反。
CPHA = 0: Output data at negedge of clock while receiving data at posedge of clock;
CPHA = 1: Output data at posedge of clock while receiving data at negedge of clock;
編輯:hfy
-
SPI
+關(guān)注
關(guān)注
17文章
1681瀏覽量
91059 -
AD轉(zhuǎn)換器
+關(guān)注
關(guān)注
4文章
250瀏覽量
41332 -
數(shù)字信號(hào)處理器
+關(guān)注
關(guān)注
5文章
448瀏覽量
27305 -
CPOL
+關(guān)注
關(guān)注
0文章
9瀏覽量
10026 -
時(shí)鐘信號(hào)
+關(guān)注
關(guān)注
4文章
440瀏覽量
28471
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論