由于Vivado下載程序步驟和ISE有較大差異,特此寫此文章,希望對大家有所幫助。
1,下載文件生成
在.bit文件生成后,在TCL中輸入
write_cfgmem -format mcs -interface spix4 -size 16 -loadbit "up 0x0 F:/Git/XGA/Display_HDMI/Display.runs/impl_2/Display.bit" -file FPGA_TOP.mcs
spix4為模式設置。
-size 16為Flash大小,單位Byte。
即可得到FPGA_TOP.mcs和FPGA_TOP.prm兩個文件,后邊需要用到這兩個文件。
A&Q:提示bit位寬錯誤
ERROR: [Writecfgmem 68-20] SPI_BUSWIDTH property is set to "1" on bitfile F:/Git/XGA/Display_HDMI/Display.runs/impl_2/Display.bit. This property has to be set to "4" to generate a configuration memory file for the SPIX4 interface. Please ensure that a valid value has been set for the property BITSTREAM.Config.SPI_buswidth and rerun this command.
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
輸入如上命令,將BIT位寬更改為4bit。
2,程序下載
在Program and Debug模式下,右鍵芯片型號,如圖所示。
選擇你所使用的的Flash,如果此選項中沒有,則可去官網查詢該系列FPGA時候支持此款Flash。
點擊OK即可。
A&Q:下載進去,重新上電后,程序不運行。
1,檢查SPI_clk是否有時鐘產生。
A,有,則證明FPGA上電配置正確。
B,無
a,檢查MODE配置模式,一般我們配置為SPI主模式,即MODE[2:0]=001;
b,檢查MODE上下拉電阻,官方手冊上推薦使用100歐,Nexys4則使用1K。這個電阻不宜過大,否則造成上電啟動失敗。
編輯:hfy
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
相關推薦
14.4 ise vivado license
發(fā)表于 03-25 21:22
嗨,我們?yōu)?b class='flag-5'>Vivado 14.2購買了激活基礎許可證。我從xilinx網站下載它,并通過VivadoManege License.Bu將它設置到我的電腦。現在我想使用ISE Design Suite
發(fā)表于 12-05 11:08
在我的所有嘗試中,下載Vivado 2013.4所有操作系統(tǒng)完整安裝程序以及Windows完整安裝程序都帶有錯誤的校驗和。在幾次嘗試中,Windows的
發(fā)表于 12-07 11:11
你好Vivado的PR許可證是否與ISE不同?假設用于ISE的許可證也可用于Vivado?以上來自于谷歌翻譯以下為原文Hi Does PR licence for
發(fā)表于 12-11 11:19
管理許可部分“刪除”了許可證,我懷疑該網站知道我已經下載了ISE并且現在贏了;讓我訪問vivado webpack許可證。要清楚,我想使用vivado,而不是
發(fā)表于 12-13 10:23
我們剛剛購買了Vivado許可證并等待下載(Vivado和ISE 14.7),但只能下載Vivado
發(fā)表于 12-17 11:52
我想知道是否可以將Vivado項目轉換為ISE項目,以便將其導入HDL Designer。 HDL設計師確實有Vivado流,但不是Vivado導入?;蛘?,如果有人知道將
發(fā)表于 12-20 11:24
你好,我是ZYBO Zynq 7000開發(fā)板的新手,通常也是FPGA的世界。1)我即將安裝我的開發(fā)程序(ISE / Vivado)。如何區(qū)分它們以便為我的工作選擇合適的一個??紤]到我已經嘗試了這兩種
發(fā)表于 12-21 11:07
嗨,專家我以前在Windows下設計,最近我搬到了linux。是否有關于如何使用腳本運行ISE / VIVADO的指南,例如Perl的?謝謝??死锼挂陨蟻碜杂诠雀璺g以下為原文Hi, experts
發(fā)表于 02-19 10:59
嗨,在Vivado 2015.4和ISE 14.7中實現的相同設計之間的資源利用率是否會有任何差異?考慮到這樣的事實,IP在Artix-7 FPGA中重新生成FIFO(版本9.3到13.1)時鐘向導
發(fā)表于 04-24 09:12
親愛的大家,我已成功更新了我的xilinx帳戶配置文件。但是當我去下載vivado windows安裝程序時,chrome會自動填寫表單作為我的個人資料。當我點擊下一步時,會顯示此警告?!罢埜e誤
發(fā)表于 05-27 07:17
的 .mdl 的模型文件依舊可以被打開,編輯,保存,如果需要的話,新的模型也可以被向后兼容保存成 .mdl 格式。為了體現Vivado與ISE的開發(fā)流程以及性能差異,本文使用了相同的源碼、器件,IP核
發(fā)表于 01-08 17:07
最近有些朋友在ISE中做的V7項目需要切換到vivado來,但導入代碼后,導入約束時,發(fā)現vivado不再支持UCF文件,如果手抄UCF約束到 VIVADO 的 XDC 約束,不僅浪費
發(fā)表于 03-24 13:54
?8799次閱讀
該視頻快速概述了ISE和Vivado中可用的XADC向導中的界面,功能和功能。
對于希望實例化基本設計的數字設計人員來說,這是一個很好的工具。
發(fā)表于 11-20 06:19
?4587次閱讀
版本遷移的操作想必大家已經做過不少了,其中包括從ISE轉換到vivado與vivado老版本遷移到新版本。鄭智海同學給大家介紹了一下如何把工程從ISE遷移到
發(fā)表于 01-30 09:11
?4084次閱讀
評論