0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

pcb如何在走線長度匹配中考慮整個信號帶寬

PCB線路板打樣 ? 來源:上海韜放電子 ? 作者:上海韜放電子 ? 2021-01-05 10:56 ? 次閱讀

如果您閱讀了許多PCB設(shè)計指南,尤其是有關(guān)并行協(xié)議和差分對布線的指南,則將看到很多關(guān)于走線長度匹配的內(nèi)容。當您需要進行跡線長度匹配時,您的目標是最大程度地減少串行協(xié)議中的差分對,并行協(xié)議中的多個對(例如PCIe),并行協(xié)議中的多個跡線/對或使用以下協(xié)議的任何協(xié)議之間的時序差異源同步時鐘。CAD工具使您可以輕松地考慮一次發(fā)生的情況。但是,在其他頻率下會發(fā)生什么。更具體地說,寬帶信號會發(fā)生什么?

所有數(shù)字信號都是寬帶信號,其頻率內(nèi)容從DC擴展到無窮大。由于數(shù)字信號的帶寬很大,跡線長度匹配應(yīng)使用哪個頻率?不幸的是,用于跡線長度匹配的頻率是模棱兩可的,因此設(shè)計人員需要了解如何應(yīng)對PCB跡線長度匹配與頻率的關(guān)系。為了更好地理解這一點,我們需要研究寬帶設(shè)計中使用的技術(shù),以及如何在走線長度匹配中考慮整個信號帶寬。

差分對的PCB走線長度匹配與頻率的關(guān)系

正確進行跡線長度與頻率的匹配需要考慮到跡線上傳播信號的整個帶寬。在過去的幾年中,這一直是差分串行協(xié)議的研究主題,諸如USB 4之類的標準對寬帶信號完整性指標提出了特定要求。一些示例寬帶信號完整性指標是:

集成差分串擾

積分差分插入損耗

積分差分回波損耗

積分差分阻抗偏差

所謂“集成”,是指信號完整性的特定方面適用于整個相關(guān)頻率范圍。換句話說,如果以差分串擾為例,我們希望將兩個差分對之間的差分串擾最小化到某個極限以下,這在信令標準中已指定。我們馬上將看到為什么這對于跟蹤長度匹配很重要。

分散

在時域中,我們只關(guān)心差分對的兩端在同一時刻跨過HI和LOW狀態(tài)(假設(shè)為二進制)之間的中途過渡。顯然,抖動在這里造成了一個問題,即它會將您的走線長度限制在一定的最小容限范圍內(nèi),因此,您永遠不會在同一時刻使一對線的兩端完美過渡。在頻域中,我們需要考慮以下來源的色散:

幾何色散:這是由于互連的邊界條件和幾何形狀而引起的,然后,邊界和幾何形狀決定了互連的阻抗隨幾何形狀的變化。

介電擴散: 這發(fā)生在PCB基板中,并且與PCB上互連的幾何形狀無關(guān)。它包括Dk的色散和損耗。

粗糙度色散:由于銅粗糙度模型的因果關(guān)系以及高頻下的趨膚效應(yīng),會產(chǎn)生這種額外的色散來源。

纖維編織的色散:PCB層壓板中的纖維編織在整個互連中產(chǎn)生周期性的色散變化。

因為這些色散源始終存在于走線中,所以它們會導致實際PCB走線的阻抗,速度和所有其他信號完整性指標是頻率的函數(shù)。下面顯示了一個示例,該示例顯示了Dk實部中的色散如何影響微帶走線的阻抗。

信號速度

如果您熟悉傳輸線理論,那么您就會知道阻抗和信號速度密切相關(guān)。讓我們以PCB走線的信號速度為例。下圖顯示了具有粗糙度和色散的模擬帶狀線的組速度和相速度。

帶銅粗糙度和介電色散的示例帶狀線上信號的群速度和相速度。

在這里我們可以看到,相速度在很寬的頻率范圍內(nèi)變化很大,從1 MHz到20 GHz達到2倍的變化。相速度的變化在這里是重要的參數(shù),因為這是不同頻率分量沿互連線傳播的速率。通過這種變化,我們可以看到對于實際互連而言,PCB跡線長度匹配與頻率之間的匹配變得多么困難。我們需要某種方式來考慮所有頻率,而不僅僅是任意選擇的單個頻率。

寬帶長度匹配與頻率

為了制定長度匹配的度量,我們需要考慮給定信令標準的最小允許長度偏差。我們將此最小時間偏差稱為tlim。我們可以寫出以下有關(guān)長度公差和允許的時序失配的方程:

根據(jù)允許的時序變化的長度變化。

在此,函數(shù)k只是互連上信號的傳播常數(shù),這也是由于色散引起的頻率的函數(shù)。我們可以采用統(tǒng)計方法使用稱為“ Lp范數(shù)”的方法來處理允許的長度不匹配。無需太過深入地研究所涉及的數(shù)學,只需知道該度量等效于計算函數(shù)和某個平均值(它們之間僅相差一個常數(shù))之間的RMS差異即可。因此,這使其成為解決某些目標設(shè)計值和信號完整性度量(阻抗,脈沖響應(yīng)衰減/延遲,串擾強度等)之間變化的理想數(shù)學工具。

使用Lp范數(shù),我們可以根據(jù)時序不匹配限制tlim定義的一些上限來重寫允許的長度不匹配:

根據(jù)允許的時序變化的長度變化。

當使用寬帶信號完整性指標進行PCB設(shè)計時,可以將上述方程式視為一個約束條件:在確定傳輸線的尺寸時,這可能會影響差分對的兩端之間或中的任意兩條走線之間的總允許長度偏差。高速并行協(xié)議。只要您知道傳輸線的傳播常數(shù),積分就很容易計算。然后,可以使用場求解器來計算此值,具有標準傳輸線幾何形狀的分析模型來手動計算。

只是為了給計算提供一些數(shù)字,如果我使用上面顯示的模擬帶狀線的相速度,我們會發(fā)現(xiàn),如果允許的最大最大值,則平行的兩條單端完全隔離的跡線之間的最大允許長度不匹配為2.07 mm時序不匹配為10 ps。請注意,對于10 ps,這是許多高速數(shù)字信號的邊沿速率的很大一部分。對于我上面模擬的帶狀線,這等于1.3041毫米的允許長度不匹配。

總而言之,我們已經(jīng)證明,使用Lp范數(shù)可以將PCB跡線長度匹配與頻率的關(guān)系降低為單個度量。如果您是PCB設(shè)計人員,則無需手動執(zhí)行此計算,而只需要使用正確的PCB布線工具集即可。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4308

    文章

    22858

    瀏覽量

    394890
  • 寬帶信號
    +關(guān)注

    關(guān)注

    1

    文章

    17

    瀏覽量

    11236
收藏 人收藏

    評論

    相關(guān)推薦

    PCB板上的差分傳輸線長度匹配問題

    長度匹配是指芯片到芯片(即差分信號發(fā)送端到接收端)之間的鏈路,并不是對PCB線的單一要求。經(jīng)與IC供應(yīng)商了解后發(fā)現(xiàn),其內(nèi)部的差分線金線的
    發(fā)表于 12-16 10:33 ?936次閱讀

    高速信號線長度如何控制?

    各位做過高速電路板的高手,請問在走高速信號線,我想進行等長處理,那么線的長度如何控制?有相關(guān)的計算軟件沒?希望大家積極參與討論十分感謝!
    發(fā)表于 06-27 15:45

    問一下差分信號pcb線長度差一般要求在多少mil之內(nèi)?

    問一下差分信號pcb線長度差一般要求在多少mil之內(nèi)?
    發(fā)表于 03-28 12:36

    何在PADS9.2里生成線長度報表?

    何在PADS9.2里生成線長度報表?發(fā)現(xiàn)file/reports/下面沒有這一項,不知如何實現(xiàn)?我的郵箱zcc_918@163.com, qq: 386725737
    發(fā)表于 06-21 16:45

    PCB信號線最大線長度是多少呢?

    PCB尺寸是500*60mm左右,長度比較長,有的信號線會比較長,信號線過長會有什么影響呢?一般信號
    發(fā)表于 07-09 16:51

    高速PCB設(shè)計調(diào)整線長度

      數(shù)字系統(tǒng)對時序要求嚴格,為了滿足信號時序的要求,對PCB上的信號線長度進行調(diào)整已經(jīng)成為PCB
    發(fā)表于 11-27 15:22

    請問時實顯示線長度的快捷鍵是什么

    時實顯示線長度的快捷鍵是什么
    發(fā)表于 05-08 02:03

    為什么From To Editor無線長度?

    From To Editor 無線長度,飛線已打開,如下圖
    發(fā)表于 09-16 10:27

    如何實現(xiàn)Altium PCB設(shè)計中的內(nèi)部線長度?

    大家好,我正在研究我的第一個Kintex7 DDR3接口。為了實現(xiàn)RAM,我想在PCB上包含長度匹配的封裝線長度。要獲取包延遲信息,我使用
    發(fā)表于 08-12 10:17

    Technical Note--Allegro中線長度的設(shè)

    Technical Note--Allegro中線長度的設(shè)置:設(shè)定步驟1. 點擊菜單Edit>Properties2. 選擇要設(shè)定的Net3. 選擇PROPAGATION_DELAY4. 輸入設(shè)定的值(下面會對值的寫法作介紹)5. OK
    發(fā)表于 04-05 06:39 ?0次下載

    如何預防線長度引起的電磁場

    雖然通過增加線寬度可以減少20%的自感,但減少50%線的長度,減少50%的自感。相對而言,線寬度必須增加5倍,以減少50%的自感。
    的頭像 發(fā)表于 10-10 11:40 ?2377次閱讀

    如何用LOTO示波器TDR方法測試電線長度?

    的典型應(yīng)用一種是檢測地下鋪設(shè)的電纜的故障點位置,還有就是PCB高速信號線的阻抗匹配分析。我們使用LOTO示波器的OSCH02型號,利用一些簡單的隨手可以找到的材料,
    的頭像 發(fā)表于 05-27 00:00 ?1627次閱讀
    如何用LOTO示波器TDR方法測試電<b class='flag-5'>線長度</b>?

    PCB布局的關(guān)鍵:盡量縮短開關(guān)節(jié)點線長度?

    PCB布局的關(guān)鍵:盡量縮短開關(guān)節(jié)點線長度?|深圳比創(chuàng)達EMC(2)
    的頭像 發(fā)表于 08-07 11:20 ?926次閱讀
    <b class='flag-5'>PCB</b>布局的關(guān)鍵:盡量縮短開關(guān)節(jié)點<b class='flag-5'>走</b><b class='flag-5'>線長度</b>?

    高速PCB設(shè)計調(diào)整線長度

    所謂相對的就是要求線長度保持一致,保證信號同步到達若干個接收器。有時候在PCB上的一組信號線之間存在著相關(guān)性,比如總線,就需要對其
    發(fā)表于 09-01 17:33 ?1317次閱讀
    高速<b class='flag-5'>PCB</b>設(shè)計調(diào)整<b class='flag-5'>走</b><b class='flag-5'>線長度</b>

    PCB設(shè)計中的阻抗匹配與0歐電阻

    高頻信號一般使用串行阻抗匹配。串行電阻的阻值為20~75Ω,阻值大小與信號頻率成正比,與PCB線寬度和
    的頭像 發(fā)表于 09-12 17:32 ?1360次閱讀
    <b class='flag-5'>PCB</b>設(shè)計中的阻抗<b class='flag-5'>匹配</b>與0歐電阻