基于TH7122和TH71221集成電路的高速數(shù)據(jù)通信技術(shù)

本應(yīng)用筆記介紹了TH7122和TH71221集成電路的高速數(shù)據(jù)通信。它簡(jiǎn)要介紹了直接調(diào)制的概念，并描述了收發(fā)器電路的PLL和接收器設(shè)置。

直接調(diào)制簡(jiǎn)介

TH7122x收發(fā)器的數(shù)據(jù)手冊(cè)通過(guò)切換晶體的負(fù)載電容來(lái)顯示FSK的產(chǎn)生。由于數(shù)據(jù)信號(hào)調(diào)制PLL的參考頻率，我們可以稱其為間接調(diào)制。此方法適用于高達(dá)20 kbps NRZ（不歸零）代碼或10 kbps RZ（歸零）代碼的數(shù)據(jù)速率，并且具有FSK響應(yīng)低至DC的優(yōu)勢(shì)。缺點(diǎn)是PLL帶寬必須約為調(diào)制頻率fm的5倍，因此參考頻率fR必須很高才能充分抑制參考雜散。根據(jù)經(jīng)驗(yàn)，PLL的參考頻率應(yīng)至少為環(huán)路帶寬的10倍。由于參考頻率等于TH7122x中使用的整數(shù)N PLL中的PLL通道間隔，因此只能將發(fā)送器設(shè)置為有限數(shù)量的不同通道。

如果需要高速數(shù)據(jù)傳輸（即高FSK數(shù)據(jù)速率）或較小的信道間隔，則應(yīng)使用另一種技術(shù)。這種方法稱為VCO的直接調(diào)制，因?yàn)閂CO控制電壓與調(diào)制信號(hào)結(jié)合在一起，以便在環(huán)路帶寬之外進(jìn)行調(diào)制。在這種情況下，PLL不跟蹤調(diào)制信號(hào)。因此，有必要使用較小的PLL帶寬并在環(huán)路帶寬之外調(diào)制VCO。唯一的缺點(diǎn)是FSK響應(yīng)不會(huì)擴(kuò)展到DC（除非將其與對(duì)參考的調(diào)制結(jié)合在一起）。在這種情況下，數(shù)據(jù)格式不應(yīng)包含DC分量?？梢允褂脙呻A段代碼或曼徹斯特代碼。如果使用使用NRZ碼的數(shù)據(jù)突發(fā)，則1s與0s的比率必須保持較小。

PPL設(shè)置

為了設(shè)計(jì)PLL濾波器，有必要了解相位檢測(cè)器常數(shù)和VCO調(diào)諧靈敏度，使其接近所需頻率。有兩種確定KVCO的方法：

1.用電位計(jì)（例如10kΩ）或電源上的可變電壓調(diào)整VCO，并使用計(jì)數(shù)器或頻譜分析儀測(cè)量輸出頻率。只需將可變電壓通過(guò)100kΩ電阻連接到TH7122x的引腳23即可完成。使用該軟件通過(guò)個(gè)人計(jì)算機(jī)對(duì)TH7122x進(jìn)行編程，將其設(shè)置為傳輸模式，VCOCUR設(shè)置為“ 11 –高2電流”，PACTRL設(shè)置為“ 1”，這樣PA始終處于打開狀態(tài)。調(diào)整調(diào)諧電壓并測(cè)量輸出頻率。

2.使用評(píng)估板中的環(huán)路濾波器，將TH7122x設(shè)置為在發(fā)射模式下以所需的頻率工作。將高阻抗數(shù)字電壓表連接到電荷泵輸出的引腳23。使用TH7122x軟件，將變送器設(shè)置為工作頻率附近的頻率，并測(cè)量每個(gè)頻率下的調(diào)諧電壓。注意，引腳23上的電容性和電阻性負(fù)載應(yīng)盡可能低，因?yàn)樵摴?jié)點(diǎn)直接影響PLL的整體穩(wěn)定性。

圖1中顯示了433.92 MHz評(píng)估板上的調(diào)諧曲線。在本示例中，可以看出434 MHz附近的調(diào)諧電壓斜率通常約為22 MHz / V。

應(yīng)該注意的是，VCO增益也高度取決于PCB的布局。VCO儲(chǔ)罐的每個(gè)附加寄生電容負(fù)載都會(huì)降低內(nèi)部變?nèi)?a target="_blank">二極管的調(diào)諧范圍，從而降低VCO的增益。

第二個(gè)設(shè)計(jì)參數(shù)是相位檢測(cè)器KPD的增益。此參數(shù)與電荷泵電流ICP成正比，默認(rèn)情況下為260 μA。將字寄存器“ A”中的CPCUR位置1可以改變電荷泵電流。

TH7122中心頻率為430 MHz的VCO調(diào)諧曲線

推薦的環(huán)路濾波器拓?fù)涫嵌A的，如圖2所示。從濾波器傳遞函數(shù)F（s）中，我們可以獲得零和非DC極點(diǎn)頻率：

[tex]ω_ {z} =分?jǐn)?shù){1} {R_ {F} hspace {1mm} cdot hspace {1mm} C_ {F1}} [/ tex]

[tex]ω_ {p} =分?jǐn)?shù){C_ {F1} + C_ {F2}} {C_ {F1} cdot C_ {F2} cdot R_ {F}} [/ tex]

閉環(huán)配置中PLL的3 dB帶寬大約等于環(huán)路濾波器的過(guò)渡頻率ωT。由于在大多數(shù)情況下CF2比CF1小得多，因此可以按照以下描述近似估算ωT：

[tex]ω_ {T} =分?jǐn)?shù){K_ {PD} cdot K_ {VCO} cdot R_ {F}} {N} cdot frac {C_ {F1}} {C_ {F1} + C_ {F2}}近似分?jǐn)?shù){K_ {PD} cdot K_ {VCO} cdot R_ {F}} {N} [tex]

其中N代表反饋分頻器的值。對(duì)于穩(wěn)定的環(huán)路，可用的相位裕度非常重要。它應(yīng)該在45到70度之間。為了確保在過(guò)渡頻率ωT處有足夠的相位，零頻率應(yīng)位于比極點(diǎn)頻率ωT高出M倍的M倍以下。如所提到的，因數(shù)M為4給出大約60度的相位裕度。當(dāng)M = 2.5時(shí)，相位裕度約為45度。

二階環(huán)路濾波器

該近似值對(duì)于計(jì)算環(huán)路濾波器元素非常準(zhǔn)確。通常，使用此計(jì)算方法，可用分量值之間的步長(zhǎng)大于誤差，因此無(wú)需使用更復(fù)雜的精確公式。

接收器設(shè)置

數(shù)據(jù)手冊(cè)中使用的標(biāo)準(zhǔn)接收器電路在NRZ高達(dá)40 kbps的情況下仍能正常工作，但需要進(jìn)行修改以提高數(shù)據(jù)速率。由于OUT_DEM（引腳6）的輸出電阻為275kΩ，因此輸出上的任何雜散電容都會(huì)限制頻率響應(yīng)，因此需要對(duì)其進(jìn)行加載以減小其等效電阻。由于解調(diào)器的標(biāo)稱輸出電壓為?VCC，因此應(yīng)使用相等的接地電阻和VCC。這些在圖3中顯示為RL1和RL2。

TH7122x直接VCO調(diào)制的電路原理圖

當(dāng)負(fù)載電阻RP為10kΩ時(shí)，F(xiàn)M鑒頻諧振器CERRES的帶寬非常小。對(duì)于低數(shù)據(jù)速率，這是令人滿意的，但對(duì)于50 kHz及更高的調(diào)制頻率，則會(huì)導(dǎo)致信號(hào)丟失和檢測(cè)器輸出低。為了調(diào)制115 kHz的頻率，將Rp設(shè)為kΩ，以獲得更高的檢測(cè)器頻率響應(yīng)。

編輯：hfy