飛兆半導(dǎo)體的超結(jié)MOSFET和IGBT SPICE模型解讀

如果有足夠的時(shí)間，大多數(shù)工程師都有正確的意圖。作為工程師，您想多久了解一次電路應(yīng)用中每個(gè)部分的行為？是的-檢查。半導(dǎo)體公司的模型通常能真正代表電路應(yīng)用條件下的器件嗎？嗯...不確定。即使有正確的意圖，仍然存在差距，無法完全而快速地了解供應(yīng)商提供的仿真模型是否在給定的應(yīng)用空間中準(zhǔn)確地代表了設(shè)備。

與競爭模型不同，飛兆半導(dǎo)體的超結(jié)MOSFET和IGBT SPICE模型基于適用于整個(gè)技術(shù)平臺(tái)的一個(gè)物理可擴(kuò)展模型，而不是針對(duì)每種器件尺寸和型號(hào)的獨(dú)立離散模型的庫。這些模型直接跟蹤布局和工藝技術(shù)參數(shù)（圖1）?？蓴U(kuò)展的參數(shù)允許使用CAD電路設(shè)計(jì)工具進(jìn)行設(shè)計(jì)優(yōu)化。通常，對(duì)于給定應(yīng)用的最佳設(shè)備可能不存在于固定的，離散的設(shè)備尺寸或額定值庫中。因此，設(shè)計(jì)人員經(jīng)常被困在次優(yōu)設(shè)備上。圖2顯示了一種模型跟蹤超結(jié)MOSFET中挑戰(zhàn)性的定標(biāo)CRSS特性和IGBT中的傳輸特性的能力。

歷史上，SPICE級(jí)別的功率MOSFET模型一直基于簡單的離散子電路或行為模型。簡單的子電路模型通常過于基礎(chǔ)，無法充分捕獲所有器件性能，例如IV（電流與電壓），CV（電容與電壓），瞬態(tài)和熱行為，并且不包含與器件結(jié)構(gòu)和工藝參數(shù)的任何關(guān)系。電熱行為模型提高了準(zhǔn)確性，但是該模型與物理設(shè)備結(jié)構(gòu)和過程參數(shù)之間的關(guān)系并不明顯。另外，已知這種行為模型遭受速度和收斂性問題的困擾。這是一個(gè)關(guān)鍵點(diǎn)，設(shè)計(jì)人員不希望將模型僅僅扔到無法收斂或由于某些數(shù)字溢出誤差而導(dǎo)致仿真立即失敗的墻壁上。

飛兆半導(dǎo)體的新HV SPICE模型不僅限于匹配的數(shù)據(jù)表。進(jìn)行廣泛的器件和電路級(jí)表征以確保模型的準(zhǔn)確性。例如，行業(yè)標(biāo)準(zhǔn)的雙脈沖測(cè)試電路用于驗(yàn)證模型的精度，如圖3所示。模型的電熱精度通過實(shí)際電路工作條件下的器件操作（圖4）來驗(yàn)證，而不僅僅是數(shù)據(jù)表。冷卻曲線。具有啟用電熱符號(hào)的完整電熱仿真功能（圖5）允許進(jìn)行系統(tǒng)級(jí)電熱優(yōu)化。

現(xiàn)在，新開發(fā)的基于物理的，可擴(kuò)展的SPICE模型封裝了工藝技術(shù)，處于設(shè)計(jì)周期的最前沿。設(shè)計(jì)人員可以通過SPICE模型在設(shè)備制造之前模擬產(chǎn)品性能，從而減少設(shè)計(jì)和制造周期，從而降低成本并加快產(chǎn)品上市時(shí)間。SPICE模型可與新的HV技術(shù)開發(fā)同時(shí)使用，從而實(shí)現(xiàn)虛擬產(chǎn)品原型設(shè)計(jì)。在一項(xiàng)成熟的技術(shù)中，設(shè)計(jì)人員可以擴(kuò)展到不存在的設(shè)備尺寸，以通過這些新開發(fā)的SPICE模型來優(yōu)化性能。

編輯：hfy