0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì):走線包地要打孔有什么建議?

PCB線路板打樣 ? 來源:一博科技 ? 作者:黃剛 ? 2021-03-29 11:46 ? 次閱讀

線寬要按50或者100歐姆設(shè)計(jì),差分線要做等長,電源走線要粗一點(diǎn),電源地平面最好緊耦合等等這些PCB設(shè)計(jì)的常規(guī)操作相信沒人質(zhì)疑。那么對于走線包地要打孔,估計(jì)你們也不會(huì)有什么意見吧……

有些PCB設(shè)計(jì)的操作,工程師們已經(jīng)在腦海中形成了定勢的思維,甚至都已經(jīng)寫進(jìn)了各種skill或者約束規(guī)則里面。無可否認(rèn),大部分這些設(shè)計(jì)都是經(jīng)過了多次的驗(yàn)證,說白了就是換誰來做都不會(huì)有問題的那種。前面也說了,對于走線包地要打孔這一點(diǎn),其實(shí)看起來也是一個(gè)常規(guī)的操作,但是卻并不是每個(gè)人做都能做得很好的哦。我們最近就收到這樣的一個(gè)case,本來想炫一把包地打孔的高手風(fēng)范,結(jié)果還比不上包地不打孔這種我們認(rèn)為錯(cuò)誤的做法。

這個(gè)板子也是一個(gè)比較特殊的板子,首先它只是一塊雙面板,板厚是1mm,其次它居然要走高速線,板內(nèi)的高速線達(dá)到了10Gbps。聽起來是不是很恐怖?當(dāng)然其實(shí)在我們看來,走表層也不是不能走10Gbps的信號,其實(shí)我們甚至還走過25Gbps的光模塊信號。由于可以只在表層走完,而且我們知道1mm的板厚如果要控制100歐姆差分阻抗的話,也就只能通過表層共地的方式進(jìn)行阻抗控制了,下面底層的地基本是影響不了阻抗的了。通過阻抗的精確計(jì)算后,我們確定了差分線的線寬,線距,以及信號線兩邊到包地的距離以便控制到阻抗。如下所示:

板子很簡單,這些10Gbps的高速線就幾對,因此工程師在我們高速先生還沒反應(yīng)過來的時(shí)候就已經(jīng)把走線走出來了,幾inch的走線,走線走在表層,底層鋪下地,然后中間打一些地過孔,距離大概500mil左右的地孔,部分PCB走線如下所示:

然后這個(gè)那么“簡單”的設(shè)計(jì)項(xiàng)目,也沒有說要做仿真,后面準(zhǔn)備投板了,才象征性的發(fā)給我們檢查一下。我們初步看了下就覺得有點(diǎn)問題(這里先賣個(gè)關(guān)子哈),認(rèn)為這個(gè)設(shè)計(jì)比較特別,建議做一下仿真。PCB工程師和客戶都覺得會(huì)不會(huì)夸張了一點(diǎn),看著我們高速先生堅(jiān)定的眼神之后,還是同意去看一下。

果然,仿真證實(shí)了我們的懷疑,從插損和回?fù)p來看,在較低的頻段就會(huì)有比較尖峰的諧振點(diǎn)?;旧峡隙〞?huì)影響到10Gbps的信號了,下文會(huì)有眼圖的情況哈。

正好這類10Gbps的走線不止一對,另外有一對由于底層需要鋪其他的電源和走線,因此不能像上面這對走線一樣,很幸福的擁有一個(gè)下面完整的參考層,因此另外一對走線只能完全通過表層的包地來控制阻抗,因此也就沒必要在沿途打地過孔了。如下所示:

PCB工程師還戰(zhàn)戰(zhàn)兢兢的過來和我們高速先生說,這對走線底層沒辦法鋪地,所以就沒法打地過孔,會(huì)不會(huì)更差啊。

干脆我們懷著期待的心情又做了一次仿真,結(jié)果奇跡……并沒有出現(xiàn)?。?!

從插損曲線來看,諧振點(diǎn)變得更靠近而且很密了,間隔不到1個(gè)GHz就有一個(gè)諧振,看起來也是一個(gè)比較差的結(jié)果。

但是呢,俗話說得好,沒有對比就沒有傷害。有的東西看起來更差,但是我們一定要有信心,因?yàn)椴恢朗裁磿r(shí)候,別人就會(huì)比你更差。我們把兩種情況擺在一起看下,就會(huì)發(fā)現(xiàn),其實(shí)不打孔這種看起來不對的做法,其實(shí)反而是兩者較優(yōu)的一方。

如果看不懂上圖的無源參數(shù)也沒關(guān)系,我們把眼圖對比一下,你們就清楚了。

同樣在10Gbps情況下,兩者的眼圖結(jié)果是這樣的:你會(huì)發(fā)現(xiàn)眼高和眼寬都會(huì)有差異,其中眼高居然差了近30mV,抖動(dòng)也有一定的差距。

40-10.png

當(dāng)你千方百計(jì)想遵循規(guī)則或者一些常規(guī)操作去走的時(shí)候,可能出來的結(jié)果反而還不如一個(gè)“懶”的方法。我們經(jīng)常會(huì)認(rèn)為打地過孔進(jìn)行包地肯定是只有好處沒有壞處,但是高速設(shè)計(jì)本身卻并沒有人們想象得那么簡單,很多細(xì)微的東西忽略了可能會(huì)出現(xiàn)這種反常的結(jié)果。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 阻抗
    +關(guān)注

    關(guān)注

    17

    文章

    934

    瀏覽量

    45760
收藏 人收藏

    評論

    相關(guān)推薦

    硬件工程師談高速PCB信號線規(guī)則TOP9

    在高速的PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號,需要進(jìn)行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都會(huì)造成EMI的泄漏。建議屏蔽
    發(fā)表于 04-26 14:00 ?5308次閱讀
    硬件工程師談高速<b class='flag-5'>PCB</b>信號<b class='flag-5'>走</b>線規(guī)則TOP9

    PCB設(shè)計(jì)高速模擬輸入信號方法及規(guī)則

    本文主要詳解PCB設(shè)計(jì)高速模擬輸入信號,首先介紹了PCB設(shè)計(jì)高速模擬輸入信號方法,其次闡
    發(fā)表于 05-25 09:06 ?8989次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>高速模擬輸入信號<b class='flag-5'>走</b><b class='flag-5'>線</b>方法及規(guī)則

    PCB設(shè)計(jì)的幾點(diǎn)專家建議

    。 5、可以經(jīng)常采用任意角度的蛇形,能有效的減少相互間的耦合。 6、高速PCB設(shè)計(jì)中,蛇形沒有所謂濾波或抗干擾的能力,只可能降低信號質(zhì)量,所以只作時(shí)序匹配之用而無其它目的。
    發(fā)表于 12-05 09:36

    PCB設(shè)計(jì)打孔的含義

    只有表層,4層板就足夠了,這樣的話表層到第二層參考層的厚度一般就比較厚,直接導(dǎo)致的后果就是表層的很寬才能控到50歐姆的阻抗,另外也
    發(fā)表于 05-30 07:22

    PCB與擺件規(guī)則

    PCB設(shè)計(jì)PCB設(shè)計(jì)layout對PCB
    發(fā)表于 07-21 16:33 ?0次下載

    開關(guān)電源的PCB設(shè)計(jì)(布局、排版、)規(guī)范

    開關(guān)電源的PCB設(shè)計(jì)(布局、排版、)規(guī)范
    發(fā)表于 09-06 16:03 ?0次下載

    pcb開窗怎么設(shè)計(jì)_PCB設(shè)計(jì)怎樣設(shè)置開窗

    本文主要介紹的是pcb開窗,首先介紹了PCB設(shè)計(jì)中的開窗和亮銅,其次介紹了如何實(shí)現(xiàn)PCB開窗上錫,最后闡述了
    發(fā)表于 05-04 15:37 ?3.7w次閱讀
    <b class='flag-5'>pcb</b>開窗怎么設(shè)計(jì)_<b class='flag-5'>PCB設(shè)計(jì)</b>怎樣設(shè)置<b class='flag-5'>走</b><b class='flag-5'>線</b>開窗

    高速PCB設(shè)計(jì)屏蔽的各項(xiàng)規(guī)則解析

    在高速的PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號需要進(jìn)行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都會(huì)造成EMI的泄漏。建議屏蔽
    發(fā)表于 03-15 14:05 ?4974次閱讀
    高速<b class='flag-5'>PCB設(shè)計(jì)</b>中<b class='flag-5'>走</b><b class='flag-5'>線</b>屏蔽的各項(xiàng)規(guī)則解析

    PCB設(shè)計(jì)時(shí)Layout什么策略

    布線(Layout)是PCB設(shè)計(jì)工程師最基本的工作技能之一。的好壞將直接影響到整個(gè)系統(tǒng)的性能,大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過Layout得以實(shí)現(xiàn)并驗(yàn)證,由此可見,布線在高速PCB設(shè)計(jì)
    發(fā)表于 04-30 08:00 ?0次下載
    <b class='flag-5'>PCB設(shè)計(jì)</b>時(shí)Layout<b class='flag-5'>有</b>什么<b class='flag-5'>走</b><b class='flag-5'>線</b>策略

    PCB設(shè)計(jì)EMI的高速信號線規(guī)則

    在高速的PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號,需要進(jìn)行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都會(huì)造成EMI的泄漏。建議屏蔽
    的頭像 發(fā)表于 05-06 18:08 ?4313次閱讀

    高速PCB設(shè)計(jì)中的技巧

    布線(Layout)是PCB設(shè)計(jì)工程師最基本的工作技能之一。的好壞將直接影響到整個(gè)系統(tǒng)的性能,大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過Layout得以實(shí)現(xiàn)并驗(yàn)證,由此可見,布線在高速PCB設(shè)計(jì)
    的頭像 發(fā)表于 07-01 15:24 ?5636次閱讀

    高速信號的九大規(guī)則

    規(guī)則一:高速信號屏蔽規(guī)則 如上圖所示: 在高速的PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號,需要進(jìn)行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都
    的頭像 發(fā)表于 02-14 11:53 ?1.2w次閱讀

    PCB設(shè)計(jì)中蛇形的作用

    蛇形PCB設(shè)計(jì)中會(huì)遇到的一種比較特殊的線形式(如下圖所示),很多人不理解蛇形的意義,
    的頭像 發(fā)表于 03-30 18:14 ?4475次閱讀

    有關(guān)PCB以及如何為PCB設(shè)計(jì)正確的重要事項(xiàng)

    設(shè)計(jì) PCB 變得非常容易, 由于可用的工具負(fù)載。對于正在接觸PCB設(shè)計(jì)的初學(xué)者來說, 他可能不太關(guān)心PCB中使用的特性。然而,當(dāng)你爬上
    的頭像 發(fā)表于 05-13 15:15 ?5195次閱讀
    有關(guān)<b class='flag-5'>PCB</b><b class='flag-5'>走</b><b class='flag-5'>線</b>以及如何為<b class='flag-5'>PCB設(shè)計(jì)</b>正確<b class='flag-5'>走</b><b class='flag-5'>線</b>的重要事項(xiàng)

    PCB設(shè)計(jì)中常見的等長要求

    PCB設(shè)計(jì)中常見的等長要求
    的頭像 發(fā)表于 11-24 14:25 ?2841次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>中常見的<b class='flag-5'>走</b><b class='flag-5'>線</b>等長要求