0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DDR4通道中過孔 stub對(duì)信號(hào)質(zhì)量的影響分析

電子設(shè)計(jì) ? 來源:一博科技 ? 作者:黃剛 ? 2021-03-23 11:46 ? 次閱讀

今天要給大家分享的文章如下,這次的題目很容易讀懂,就叫DDR4通道里,過孔的stub對(duì)信號(hào)質(zhì)量的影響分析。

那主要肯定是講過孔stub(殘樁)對(duì)DDR4的影響咯。首先呢作者對(duì)DDR4的信號(hào)質(zhì)量做了一些前提的判定和分析,例如要求通道的插損諧振頻率點(diǎn)要大于5倍的時(shí)鐘頻率,按本文分析的3200Mbps來說的話,時(shí)鐘是1.6GHz,因此要求的諧振頻率點(diǎn)必須大于8GHz。

好,立馬進(jìn)入正題,看看作者是如何分情況對(duì)DDR4通道進(jìn)行分析的。他們主要對(duì)3種不同的場(chǎng)景進(jìn)行分析,一是顆粒版本的表層走線,那肯定就是沒有過孔stub了;二是顆粒版本的內(nèi)層走線,有過孔stub的情況;三是Dimm版本的內(nèi)層走線,不僅有過孔stub,還包括了Dimm條連接器這個(gè)阻抗不匹配的點(diǎn)。下圖就是三種不同case的示意圖。

既然是詳細(xì)的研究過孔stub對(duì)信號(hào)質(zhì)量的影響程度,那肯定是需要不同的過孔stub長(zhǎng)度的比較了。于是本文做了非常非常多的疊層進(jìn)行分析,過孔stub從14層的52.7mil(內(nèi)層走線都以L3層出線,分析不同疊層的最長(zhǎng)過孔stub的情況)到28層的124.7mil。幾乎涵蓋了99%的應(yīng)用需求。

另外,作者還給出了所使用的過孔的一些參數(shù)情況和進(jìn)行3D仿真的模型。

好,我們一起來看分析的結(jié)果吧。

首先case1,表層走線,沒有過孔stub的情況下,結(jié)果比較簡(jiǎn)單也比較明確,在3200Mbps的速率下信號(hào)質(zhì)量比較好,在-16次方的嚴(yán)格誤碼率下,眼圖仍有比較大的裕量。

那么進(jìn)行case2的分析了??梢钥吹剑^孔stub長(zhǎng)度在73.1mil的時(shí)候是一個(gè)臨界點(diǎn),這個(gè)時(shí)候眼圖剛好壓在-16次方誤碼率的mask,再往下的話就不能滿足該誤碼率的標(biāo)準(zhǔn)了。

104-10.png

那么case3呢,加上一個(gè)dimm條連接器之后的情況又會(huì)是如何呢?恩!是的,想到了會(huì)變差,但是,是不是沒想到差成這樣??

104-11.png

可以看到在Dimm條應(yīng)用的情況下,50mil以上的stub都是有風(fēng)險(xiǎn)的,過不了-16次方誤碼率的標(biāo)準(zhǔn)。

進(jìn)行完眼圖的分析后,我們?cè)賮砜纯搭l域的分析,插損情況的對(duì)比。

首先進(jìn)行了case2的73mil臨界點(diǎn)和83mil不過的兩種情況的對(duì)比??梢钥吹诫m然只是10mil的差別,但是從下圖紅色框標(biāo)出的幾個(gè)點(diǎn)的損耗情況都有比較大的差異,幾乎有30dB的區(qū)別。

104-12.png

而對(duì)比53mil的過孔stub長(zhǎng)度下顆粒版本和Dimm條應(yīng)用的情況如下??梢钥吹紻imm條模式下也會(huì)有接近10dB的差異了。

104-13.png

最后,作者給出了在不同過孔stub情況下的成功率的預(yù)測(cè),非常的直觀明了。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • DDR4
    +關(guān)注

    關(guān)注

    12

    文章

    317

    瀏覽量

    40620
  • 信號(hào)質(zhì)量
    +關(guān)注

    關(guān)注

    0

    文章

    7

    瀏覽量

    6779
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    連接器過孔stub到底對(duì)信號(hào)有什么樣的影響?

    1過孔結(jié)構(gòu)圖 下面我們對(duì)該過孔進(jìn)行建模仿真,看看過孔stub到底對(duì)信號(hào)有什么樣的影響,影響有多大。
    的頭像 發(fā)表于 04-02 09:42 ?9251次閱讀
    連接器<b class='flag-5'>過孔</b><b class='flag-5'>stub</b>到底對(duì)<b class='flag-5'>信號(hào)</b>有什么樣的影響?

    DDR4信號(hào)完整性測(cè)試要求

    DDR5已經(jīng)開始商用,但是有的產(chǎn)品還才開始使用DDR4。本文分享一些DDR4的測(cè)試內(nèi)容。DDR4 和前代的 DDR3 相比, 它的速度大幅提
    的頭像 發(fā)表于 01-08 09:18 ?1647次閱讀
    <b class='flag-5'>DDR4</b><b class='flag-5'>信號(hào)</b>完整性測(cè)試要求

    DDR設(shè)計(jì)需要背鉆嗎

    過孔stub越來越長(zhǎng),尖峰諧振點(diǎn)出現(xiàn)的頻段會(huì)逐漸向低頻移動(dòng),也就是說會(huì)逐漸影響到更低頻段能量的衰減。當(dāng)然對(duì)于點(diǎn)對(duì)點(diǎn)的高速串行信號(hào)來說,我們比較容易去下結(jié)論要不要背鉆,現(xiàn)在隨著我們的DDR
    發(fā)表于 11-14 15:23

    過孔當(dāng)?shù)?,高?b class='flag-5'>DDR4信號(hào)該何去何從?

    stub對(duì)信號(hào)質(zhì)量的影響分析。 那主要肯定是講過孔stub(殘樁)對(duì)
    發(fā)表于 02-28 17:13

    DDR4復(fù)位偏差要求是什么?

    (UG583)“UltraScale架構(gòu)PCB設(shè)計(jì)用戶指南”的V1.10表示(通常)DDR4接口信號(hào)reset_n不需要滿足適用于地址/命令/控制組其他信號(hào)的偏移約束。但是,在專門引
    發(fā)表于 08-27 17:10

    佛山回收DDR4 高價(jià)回收DDR4

    佛山回收DDR4高價(jià)回收DDR4,佛山專業(yè)收購DDR4,深圳帝歐電子長(zhǎng)期現(xiàn)金高價(jià)回收DDR4。帝歐電子趙生 ***,QQ:764029970//1816233102,mail
    發(fā)表于 07-15 19:36

    過孔STUB長(zhǎng),DDR信號(hào)“強(qiáng)”?

    近端顆粒處積累,所以近端顆粒的信號(hào)質(zhì)量就成了通道的瓶頸,增加近端顆粒的過孔stub長(zhǎng)度能夠很好的衰減高頻分量,使主芯片輸出的強(qiáng)度減弱,上升沿
    發(fā)表于 05-11 09:11

    DDR4,什么是DDR4

    DDR4,什么是DDR4 DDR 又稱雙倍速率SDRAM Dual Date Rate SDRSM DDR SDRAM 是一種高速CMOS動(dòng)態(tài)隨即訪問的內(nèi)存美國(guó)JEDEC 的固態(tài)技術(shù)
    發(fā)表于 03-24 16:08 ?3395次閱讀

    Xilinx FPGA DDR4接口應(yīng)用分析

    本內(nèi)容主要分析了基于FPGA的系統(tǒng)需求,賽靈思UltraScale FPGA DDR4和其他并行接口分析以及針對(duì)高性能高度靈活方案的PHY解決方案介紹。
    發(fā)表于 08-03 19:37 ?191次下載

    DDR4技術(shù)有什么特點(diǎn)?如何采用ANSYS進(jìn)行DDR4仿真?

    本文介紹了DDR4技術(shù)的特點(diǎn),并簡(jiǎn)單介紹了ANSYS工具用來仿真DDR4的過程。文章主要介紹的對(duì)象為DDR4 3200MHz內(nèi)存,因?yàn)橛布O客對(duì)D
    的頭像 發(fā)表于 10-14 10:37 ?2.5w次閱讀

    DDR4設(shè)計(jì)過孔STUB長(zhǎng),DDR信號(hào)“強(qiáng)”?

    眾所周知過孔stub越短越好,為何這次卻不走尋常路,偏偏要加長(zhǎng)
    的頭像 發(fā)表于 05-11 09:16 ?2684次閱讀
    <b class='flag-5'>DDR4</b>設(shè)計(jì)<b class='flag-5'>過孔</b><b class='flag-5'>STUB</b>長(zhǎng),<b class='flag-5'>DDR</b><b class='flag-5'>信號(hào)</b>“強(qiáng)”?

    DDR4協(xié)議

    本文檔定義了DDR4 SDRAM規(guī)范,包括特性、功能、交流和直流特性、封裝和球/信號(hào)分配。本標(biāo)準(zhǔn)旨在定義符合JEDEC 2 Gb的最低要求x4、x8和x16 DDR4 SDRAM設(shè)備通
    發(fā)表于 11-29 10:00 ?25次下載

    DDR4DDR5規(guī)格之間的差異

    DDR4內(nèi)存模塊支持單個(gè)64位通道(如果考慮ECC,則為72位通道)。相比之下,DDR5內(nèi)存模塊配備了兩個(gè)獨(dú)立的32位通道(40位ECC)。
    發(fā)表于 05-08 10:27 ?2280次閱讀

    淺談Via stubDDR4并行鏈路上的表現(xiàn)

    做高速鏈路的小伙伴都知道,Stub總是會(huì)帶來各種影響,或者導(dǎo)致阻抗突變,或者導(dǎo)致插入損耗曲線上存在諧振,等等。本文介紹了Via stubDDR4并行鏈路上的表現(xiàn)。下面是論文的全文。
    發(fā)表于 10-09 10:35 ?719次閱讀
    淺談Via <b class='flag-5'>stub</b>在<b class='flag-5'>DDR4</b>并行鏈路上的表現(xiàn)

    0706線下活動(dòng) I DDR4/DDR5內(nèi)存技術(shù)高速信號(hào)專題設(shè)計(jì)技術(shù)交流活動(dòng)

    米)02活動(dòng)內(nèi)容1、本次活動(dòng)重點(diǎn)分析DDR4/DDR5的內(nèi)存控制原理,內(nèi)存控制技術(shù)的讀寫原理方法、原理圖設(shè)計(jì)和關(guān)鍵的信號(hào)特征。講解
    的頭像 發(fā)表于 07-06 08:12 ?234次閱讀
    0706線下活動(dòng) I <b class='flag-5'>DDR4</b>/<b class='flag-5'>DDR</b>5內(nèi)存技術(shù)高速<b class='flag-5'>信號(hào)</b>專題設(shè)計(jì)技術(shù)交流活動(dòng)