SPI編程時(shí)，如何理解時(shí)鐘相位和時(shí)鐘極性

SPI是單片機(jī)外設(shè)電路中常用的一種通訊方式，適用于近距離通信，通常用于芯片間的通訊，有四根線。在SPI通訊中總線時(shí)鐘和總線相位也兩個(gè)比較重要的概念，一般在使用SPI通信時(shí)都使用默認(rèn)設(shè)置，所以容易把這兩個(gè)參數(shù)忽略。和大家分享一下SPI通訊、時(shí)鐘極性以及時(shí)鐘相位的基礎(chǔ)知識(shí)。 什么是SPI通訊總線 SPI總線的英文全稱為S“Serial Periphral Interface”，意思是串行外設(shè)接口，由于通訊距離比較短，適用于芯片級(jí)別的短距離通訊。SPI的通訊分為主機(jī)和從機(jī)，屬于高速全雙工的總線通訊方式，SPI有四根線，分別為：

MISO:主設(shè)備輸入與從設(shè)備輸出線；

MOSI:主設(shè)備輸出與從設(shè)備輸入線；

SCK:串行同步時(shí)鐘信號(hào)線；

SS:從機(jī)片選信號(hào)線，也用CS來(lái)表示。

SPI總線的主機(jī)和從機(jī)的系統(tǒng)連接圖如下圖所示。

SPI總線時(shí)鐘的極性含義解釋 SPI的時(shí)鐘極性用CPOL來(lái)表示。SPI總線通訊的時(shí)基基準(zhǔn)是時(shí)鐘信號(hào)線SCK，SCK既有高電平，又有低電平，SPI的時(shí)鐘極性用來(lái)表示時(shí)鐘信號(hào)在空閑時(shí)是高電平還是低電平。情況說(shuō)明如下：

當(dāng)CPOL=0：SCK信號(hào)線在空閑時(shí)為低電平；

當(dāng)CPOL=1：SCK信號(hào)線在空閑時(shí)為高電平；

SPI總線時(shí)鐘的相位含義解釋

時(shí)鐘的相位用CPHA來(lái)表示，用來(lái)決定何時(shí)進(jìn)行信號(hào)采樣，在第一個(gè)跳變沿還是第二個(gè)跳變沿，至于是上升沿還是下降沿則由CPOL相位極性來(lái)表示。下面分兩種情況來(lái)介紹。如下圖所示。

上圖表示CPHA=1時(shí)的情形，即在SCK時(shí)鐘的第二個(gè)邊沿進(jìn)行數(shù)據(jù)的采樣，至于是上升沿采樣還是下降沿采樣取決于時(shí)鐘極性CPOL的值。如果CPHA=1,CPOL=1，則在SCK時(shí)鐘的第二個(gè)邊沿為上升沿時(shí)進(jìn)行數(shù)據(jù)采樣。如果CPHA=1,CPOL=0，則在SCK時(shí)鐘的第二個(gè)邊沿為下降沿時(shí)進(jìn)行數(shù)據(jù)采樣。 CPHA=0時(shí)的情形如下圖所示。

上圖表示CPHA=0時(shí)的情形，即在SCK時(shí)鐘的第一個(gè)邊沿進(jìn)行數(shù)據(jù)的采樣，至于是上升沿采樣還是下降沿采樣取決于時(shí)鐘極性CPOL的值。如果CPHA=0,CPOL=1，則在SCK時(shí)鐘的第一個(gè)邊沿為下降沿時(shí)進(jìn)行數(shù)據(jù)采樣。如果CPHA=0,CPOL=0，則在SCK時(shí)鐘的第一個(gè)邊沿為上升沿時(shí)進(jìn)行數(shù)據(jù)采樣。 總結(jié)一下，SPI的時(shí)鐘極性決定了SCK在空閑時(shí)是低電平還是高電平；而相位極性則決定了在第一個(gè)邊沿還是第二個(gè)邊沿進(jìn)行數(shù)據(jù)采樣。SPI的時(shí)鐘極性CPOL和相位極性CPHA是相互影響相互決定的，以上概念可能很繞口難以理解，但是對(duì)SPI進(jìn)行一次編程之后，所有的內(nèi)容都好理解了。

責(zé)任編輯：xj

原文標(biāo)題：SPI編程時(shí)，時(shí)鐘相位(CPHA)和時(shí)鐘極性(CPOL)怎么理解？

文章出處：【微信公眾號(hào)：嵌入式ARM】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。