0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

高速PCB設計影響信號質(zhì)量的5大問題

PCB線路板打樣 ? 來源:快點PCB ? 作者:快點PCB ? 2020-11-20 10:55 ? 次閱讀

在高速PCB設計中,“信號”始終是工程師無法繞開的一個知識點。不管是在設計環(huán)節(jié),還是在測試環(huán)節(jié),信號質(zhì)量都值得關注。在本文中,我們主要來了解下影響信號質(zhì)量的5大問題。

根據(jù)目前工作的結論,信號質(zhì)量常見的問題主要表現(xiàn)在五個方面:過沖,回沖,毛刺,邊沿,電平。

1)過沖

▲過沖圖

過沖帶來的問題是容易造成器件損壞,過沖過大也容易對周圍的信號造成串擾。造成過沖大的原因是不匹配,消除的方法有始端串電阻或末端并阻抗(或電阻)。

2)毛刺

▲毛刺圖

毛刺作用在高速器件上,容易造成誤觸發(fā)、控制信號控制錯誤或時鐘信號相位發(fā)生錯誤等問題,毛刺脈沖帶來的問題多發(fā)生在單板工作不穩(wěn)定或器件替代后出現(xiàn)問題。造成毛刺的原因很多,比如邏輯冒險,串擾、地線反彈等,其消除的方法也不盡相同。

3)邊沿

▲邊沿圖

邊沿速度緩慢發(fā)生在信號線上時,會造成數(shù)據(jù)采樣錯誤。其產(chǎn)生原因通常是輸出端容性負載過大(負載數(shù)量過多),輸出是三態(tài)時充(放)電電流小等原因。

4)回沖

▲回沖圖

回沖產(chǎn)生的原因是信號線不匹配或多負載等原因,消除的方法是加匹配電阻或調(diào)整總線的拓撲結構。

5)電平

▲電平圖

輸入電平幅度不符合要求時,會造成器件輸出錯誤。導致電平異常的原因主要有:輸出過載,電平不匹配,三態(tài)總線、總線沖突等原因。

擴展:

工程師在進行信號質(zhì)量測試時,應該具備以下三方面的知識:

1)對測量工具(示波器)有清楚的了解,要了解示波器的性能,掌握示波器及其探頭的使用,清楚信號質(zhì)量異常的測試與示波器菜單設置間的配合關系。

2)對異常的信號形式有全面和清楚的認識,對異常信號的異常指標有了解。

3)對被測單板的原理電路有一定的認識和了解,要求能夠?qū)π盘栠M行分類,了解板上的關鍵器件、關鍵總線、關鍵信號的信號質(zhì)量要求和相關時序參數(shù)。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 示波器
    +關注

    關注

    113

    文章

    6147

    瀏覽量

    184057
  • PCB設計
    +關注

    關注

    394

    文章

    4659

    瀏覽量

    84944
  • 高速器件
    +關注

    關注

    0

    文章

    9

    瀏覽量

    2992
  • 華秋DFM
    +關注

    關注

    20

    文章

    3492

    瀏覽量

    4300
收藏 人收藏

    評論

    相關推薦

    PCB設計高速模擬輸入信號走線方法及規(guī)則

    本文主要詳解PCB設計高速模擬輸入信號走線,首先介紹了PCB設計高速模擬輸入信號走線方法,其次闡
    發(fā)表于 05-25 09:06 ?8987次閱讀
    <b class='flag-5'>PCB設計</b><b class='flag-5'>高速</b>模擬輸入<b class='flag-5'>信號</b>走線方法及規(guī)則

    高速PCB設計經(jīng)驗與體會

    本帖最后由 eehome 于 2013-1-5 09:53 編輯 高速PCB設計已成為數(shù)字系統(tǒng)設計中的主流技術,PCB的設計質(zhì)量直接關
    發(fā)表于 03-31 14:29

    高速PCB設計信號完整性問題

    高速PCB設計信號完整性問題  隨著器件工作頻率越來越高,高速PCB設計所面臨的信號完整性等問
    發(fā)表于 10-17 15:59

    原創(chuàng)|高速PCB設計中層疊設計的考慮因素

    板的布線層層數(shù);(3)信號質(zhì)量控制:對于高速信號比較集中的PCB設計,如果重點關注信號
    發(fā)表于 03-01 15:29

    如何解決高速PCB設計信號問題?

    解決高速PCB設計信號問題的全新方法
    發(fā)表于 04-25 07:56

    高速PCB設計經(jīng)驗與體會

    高速PCB 設計已成為數(shù)字系統(tǒng)設計中的主流技術,PCB的設計質(zhì)量直接關系到系統(tǒng)性能的好壞乃至系統(tǒng)功能的實現(xiàn)。針對高速
    發(fā)表于 08-30 15:44 ?0次下載
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設計</b>經(jīng)驗與體會

    高速PCB影響信號質(zhì)量5個方面

    高速PCB設計中,“信號”始終是工程師無法繞開的一個知識點。不管是在設計環(huán)節(jié),還是在測試環(huán)節(jié),信號質(zhì)量都值得關注。在本文中,我們主要來了解
    的頭像 發(fā)表于 10-10 17:21 ?5231次閱讀

    高速PCB設計高速信號高速PCB設計須知

    本文主要分析一下在高速PCB設計中,高速信號高速PCB設計存在一些理解誤區(qū)。 誤區(qū)一:GHz速
    的頭像 發(fā)表于 11-05 11:27 ?1.1w次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設計</b>中<b class='flag-5'>高速</b><b class='flag-5'>信號</b>與<b class='flag-5'>高速</b><b class='flag-5'>PCB設計</b>須知

    高速PCB設計中影響信號質(zhì)量5個方面

    高速PCB設計中,“信號”始終是工程師無法繞開的一個知識點。不管是在設計環(huán)節(jié),還是在測試環(huán)節(jié),信號質(zhì)量都值得關注。在本文中,我們主要來了解
    的頭像 發(fā)表于 12-22 16:34 ?1617次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設計</b>中影響<b class='flag-5'>信號</b><b class='flag-5'>質(zhì)量</b>的<b class='flag-5'>5</b>個方面

    高速PCB設計:影響信號質(zhì)量的幾大問題

    高速PCB設計中,“信號”始終是工程師無法繞開的一個知識點。不管是在設計環(huán)節(jié),還是在測試環(huán)節(jié),信號質(zhì)量都值得關注。在本文中,我們主要來了解
    的頭像 發(fā)表于 12-24 18:20 ?1028次閱讀

    高速PCB設計中影響信號質(zhì)量5大問題

    毛刺作用在高速器件上,容易造成誤觸發(fā)、控制信號控制錯誤或時鐘信號相位發(fā)生錯誤等問題,毛刺脈沖帶來的問題多發(fā)生在單板工作不穩(wěn)定或器件替代后出現(xiàn)問題。造成毛刺的原因很多,比如邏輯冒險,串擾、地線反彈等,其消除的方法也不盡相同。
    的頭像 發(fā)表于 01-14 15:15 ?2099次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設計</b>中影響<b class='flag-5'>信號</b><b class='flag-5'>質(zhì)量</b>的<b class='flag-5'>5</b><b class='flag-5'>大問題</b>

    高速電路信號完整性分析與設計—PCB設計1

    高速電路信號完整性分析與設計—PCB設計1
    發(fā)表于 02-10 17:31 ?0次下載

    高速電路信號完整性分析與設計—PCB設計2

    高速電路信號完整性分析與設計—PCB設計2
    發(fā)表于 02-10 17:34 ?0次下載

    PCB設計中的高速信號傳輸優(yōu)化技巧

    在現(xiàn)代電子設計中,高速信號的傳輸已成為不可避免的需求。高速信號傳輸?shù)某晒εc否,直接影響整個電子系統(tǒng)的性能和穩(wěn)定性。因此,PCB設計中的
    的頭像 發(fā)表于 05-08 09:48 ?1701次閱讀

    高速信號pcb設計中的布局

    對于高速信號,pcb的設計要求會更多,因為高速信號很容易收到其他外在因素的干擾,導致實際設計出來的東西和原本預期的效果相差很多。 所以在
    的頭像 發(fā)表于 11-06 10:04 ?724次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號</b><b class='flag-5'>pcb設計</b>中的布局