0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

集成電路制程設(shè)備領(lǐng)域原子層沉積技術(shù)解析

電子設(shè)計(jì) ? 來(lái)源:泛銓科技 ? 作者:泛銓科技 ? 2021-02-05 15:23 ? 次閱讀

原子層沉積技術(shù)(Atomic layer deposition, ALD)近年在集成電路制程設(shè)備產(chǎn)業(yè)中受到相當(dāng)大的矚目,對(duì)比于其他在線鍍膜系統(tǒng),原子層沉積技術(shù)具有更優(yōu)越的特點(diǎn),如絕佳的鍍膜批覆性以及精準(zhǔn)的鍍膜厚度控制。隨著邏輯制程演進(jìn),原本二維的晶體管架構(gòu)已經(jīng)被三維的鰭魚(yú)式晶體管(FinFET)取代,關(guān)鍵尺寸(Critical dimension, CD)也由深次微米進(jìn)入到目前只有單一數(shù)字的納米大小,對(duì)于鍍膜的批覆性與厚度控制都有最嚴(yán)苛的要求,這讓原子層沉積技術(shù)成為先進(jìn)鰭魚(yú)式晶體管與將來(lái)環(huán)繞式柵極(Gate-all-around, GAA,或其他類似結(jié)構(gòu))晶體管制程最重要的鍍膜技術(shù)。

原子層沉積技術(shù)除了上述在集成電路制程上的應(yīng)用外,還有一個(gè)尚未沒(méi)被報(bào)導(dǎo)過(guò)的應(yīng)用: 可以將原子層沉積技術(shù)應(yīng)用在材料分析上,例如穿透式電子顯微鏡(Transmission electron microscope, TEM),用來(lái)制備一層在欲分析試片上的保護(hù)層。我們都知道,目前制備TEM試片(lamella)最常用的工具是聚焦離子束(Focused ion beam, FIB),F(xiàn)IB制備過(guò)程中,為了保護(hù)欲分析位置,一般的作法是在試片表面制備一層保護(hù)層,保護(hù)層常用的材料為碳系的膠類或是金屬,其保護(hù)層厚度大約介于數(shù)十納米到500納米之間,主要可以利用旋轉(zhuǎn)涂覆或是真空鍍膜系統(tǒng)制備。既然是用來(lái)保護(hù)欲分析的試片,所以在制備保護(hù)層過(guò)程中是不能改變?cè)嚻Y(jié)構(gòu),造成事后材料分析上的困擾,依據(jù)不同的制備機(jī)制(尤其是真空鍍膜),有兩項(xiàng)主要會(huì)影響欲分析試片結(jié)構(gòu)的因素需要被嚴(yán)肅看待,分別是溫度與離子轟擊效應(yīng)。對(duì)于較舊制程的試片(大于28納米),試片結(jié)構(gòu)與材料都相當(dāng)穩(wěn)定與堅(jiān)固,根據(jù)我們多年的經(jīng)驗(yàn),一般制備條件都不會(huì)改變或損傷欲分析試片的結(jié)構(gòu)。

當(dāng)分析的結(jié)構(gòu)為先進(jìn)制程的試片時(shí)(16納米以下),情況則變得相當(dāng)復(fù)雜,不但關(guān)鍵尺寸持續(xù)的微縮外,制程過(guò)程中也引進(jìn)了不少新材料, 例如,已經(jīng)開(kāi)始應(yīng)用在7納米與未來(lái)環(huán)繞式柵極制程的深紫外光光阻(Extreme ultraviolet photoresist, EUV-PR)。根據(jù)國(guó)際期刊報(bào)導(dǎo),深紫外光光阻相當(dāng)脆弱,而且對(duì)于溫度與離子轟擊相當(dāng)?shù)孛舾?,如果使用運(yùn)用在舊制程試片上的傳統(tǒng)方式制備保護(hù)層,欲分析試片的結(jié)構(gòu)很有可能因溫度或離子轟擊而損傷或變形,造成分析上的困難。另外,利用傳統(tǒng)制備方式對(duì)于較小關(guān)鍵尺寸的結(jié)構(gòu),如貫孔(via)或溝(trench),保護(hù)層的批覆性也會(huì)是個(gè)難題,小尺寸結(jié)構(gòu)開(kāi)口處容易造成保護(hù)層材料堆積而縮口,產(chǎn)生孔洞或氣泡,這些人為的結(jié)構(gòu)都有可能會(huì)在FIB制備時(shí)產(chǎn)生不必要的刀痕,甚至在判讀TEM影像上造成困難。

pIYBAGAc8bCAMln3AAQnGddQU5I899.png

圖 1. 兩種光阻結(jié)構(gòu)分別利用兩種制備保護(hù)層方式的TEM照片。a與b為一組,c與d為另一組,其中a與c是使用傳統(tǒng)鍍膜方式制備保護(hù)層,b與d則是使用低溫真空原子層沉積技術(shù)制備。綠色箭號(hào)標(biāo)示處為光阻變形最明顯的區(qū)域。

為了解決上述這些問(wèn)題,泛銓科技跳脫舊有窠臼,提出一個(gè)革命性的想法,利用低溫真空原子層沉積技術(shù)取代傳統(tǒng)鍍膜,制備欲分析試片的保護(hù)層。原子層沉積技術(shù)有絕佳的鍍膜批覆性,即使是貫孔、溝、或甚至小關(guān)鍵尺寸的結(jié)構(gòu)都能輕易制備保護(hù)層,不會(huì)形成人為孔洞,為了避免FIB制備時(shí)造成的刀痕與TEM觀察時(shí)高能量電子束的轟擊損傷,保護(hù)層都會(huì)制備厚于50納米,這層保護(hù)層就像讓欲分析的脆弱結(jié)構(gòu)穿上無(wú)堅(jiān)不摧的鎧甲,有效抵御高能量離子束造成的損傷。針對(duì)試片表面的特性與分析目的,我們可以選用不同的保護(hù)層材料,但最重要的是,不管選用哪種材料,制備溫度都只比室溫高一些,遠(yuǎn)遠(yuǎn)比傳統(tǒng)制備方式低很多,此低溫制備對(duì)于最脆弱的深紫外光光阻尤其重要。有了上述這些利用低溫真空原子層沉積技術(shù)保護(hù)試片的做法,我們才能獲得精準(zhǔn)的材料分析結(jié)果。

圖1a與1c分別是利用傳統(tǒng)鍍膜方式制備保護(hù)層在兩種光阻結(jié)構(gòu)上的TEM照片,圖1b與1d為與1a與1c試片有相同結(jié)構(gòu)與材料但不同試片的對(duì)照組,,保護(hù)層制備是采用泛銓所提出的低溫真空原子層沉積技術(shù)概念。由這些圖可以清楚比較出,傳統(tǒng)鍍膜制備方式確實(shí)對(duì)光阻造成程度不一的損傷,尤其在綠色箭號(hào)標(biāo)示處,光阻變形的相當(dāng)嚴(yán)重。反觀使用低溫真空原子層沉積技術(shù)制備的試片(圖1b & 1d),光阻結(jié)構(gòu)并沒(méi)有明顯的變形。

為了確認(rèn)低溫真空原子層沉積技術(shù)制備保護(hù)層確實(shí)不會(huì)造成光阻材料變形與損傷,我們利用高分辨率的掃描電子顯微鏡(Scanning tunneling microscope, SEM)來(lái)觀察在沒(méi)有任何制備下最原始的光阻試片狀況(圖2a),其對(duì)應(yīng)相同結(jié)構(gòu)與材料的TEM結(jié)果則呈現(xiàn)在圖2b中,比較這兩圖,可以清楚地看到SEM影像中所觀察到的結(jié)構(gòu)細(xì)節(jié)也都有出現(xiàn)在TEM影像中,這證明泛銓科技所提出使用低溫真空原子層沉積技術(shù)制備保護(hù)層的概念確實(shí)不會(huì)對(duì)脆弱材料造成損傷。

pIYBAGAc8cCATXyEAAGrEyTth10612.png

圖 2. a 高分辨率SEM照片,該光阻試片沒(méi)有經(jīng)過(guò)任何鍍膜處理,為原始表面照片。相同的試片再經(jīng)過(guò)低溫真空原子層沉積技術(shù)制備保護(hù)層后的TEM照片則呈現(xiàn)在b。比較兩圖可以清楚看到光阻結(jié)構(gòu)并沒(méi)有

低溫真空原子層沉積技術(shù)概念不但可以應(yīng)用在分析脆弱材料的保護(hù)層制備上,也可以將其應(yīng)用擴(kuò)展到故障分析與表面分析上,尤其如果試片的保護(hù)層需要在最嚴(yán)苛條件制備時(shí),低溫真空原子層沉積技術(shù)都能派上用場(chǎng)。泛銓科技所提出的這項(xiàng)革命性的概念也在2020年獲得專利,相信將來(lái)會(huì)有越來(lái)越多的材料會(huì)需要用到該技術(shù)。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5371

    文章

    11245

    瀏覽量

    359728
  • 電子顯微鏡
    +關(guān)注

    關(guān)注

    1

    文章

    84

    瀏覽量

    9813
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    集成電路封裝技術(shù)專題 通知

    建設(shè)推動(dòng)共性、關(guān)鍵性、基礎(chǔ)性核心領(lǐng)域的整體突破,促進(jìn)我國(guó)軟件集成電路產(chǎn)業(yè)持續(xù)快速發(fā)展,由國(guó)家集成電路封測(cè)產(chǎn)業(yè)鏈技術(shù)創(chuàng)新戰(zhàn)略聯(lián)盟、深圳市半導(dǎo)體行業(yè)協(xié)會(huì)主辦,上海樂(lè)麩教育科技有限公司、中科
    發(fā)表于 03-21 10:39

    COMS工藝制程技術(shù)集成電路設(shè)計(jì)指南

    技術(shù)。CMOS集成電路設(shè)計(jì)手冊(cè)原書(shū)由淺入深介紹從模型到器件,從電路到系統(tǒng)的全面內(nèi)容,可作為CMOS基礎(chǔ)知識(shí)的重要參考書(shū)
    發(fā)表于 03-15 18:09

    集成電路芯片類型和技術(shù)介紹

    。另一種方法稱為陰極濺射,其中來(lái)自由所需薄膜材料制成的陰極的原子沉積在位于陰極和陽(yáng)極之間的基板上。厚膜集成電路它們通常也被稱為印刷薄膜電路。通過(guò)使用稱為絲網(wǎng)印刷
    發(fā)表于 03-31 10:46

    請(qǐng)問(wèn)一下8寸 原子沉積設(shè)備ALD,單晶片。國(guó)內(nèi)設(shè)備大約在什么價(jià)位???

    請(qǐng)問(wèn)一下8寸 原子沉積設(shè)備ALD,單晶片。國(guó)內(nèi)設(shè)備大約在什么價(jià)位啊?
    發(fā)表于 06-16 11:12

    什么是集成電路

    自從人類開(kāi)始使用電子設(shè)備以來(lái),電子世界經(jīng)歷了許多技術(shù)進(jìn)步。然而,集成電路 代表了這些技術(shù)發(fā)展中最重要和最具變革性的技術(shù)之一。
    發(fā)表于 08-01 11:23

    北方華創(chuàng)微電子ALD設(shè)備以競(jìng)標(biāo)方式,進(jìn)駐上海集成電路研發(fā)中心

    據(jù)報(bào)道,北方華創(chuàng)微電子研發(fā)的首臺(tái)12英寸原子沉積ALD設(shè)備成功進(jìn)駐了上海集成電路研發(fā)中心有限公司。以參與公開(kāi)競(jìng)標(biāo)方式為
    發(fā)表于 12-11 13:35 ?2026次閱讀

    原子沉積(ALD)工藝助力實(shí)現(xiàn)PowderMEMS技術(shù)平臺(tái)

    Fraunhofer ISIT的PowderMEMS是一項(xiàng)新研發(fā)的創(chuàng)新技術(shù),用于在晶圓級(jí)上從多種材料中創(chuàng)建三維微結(jié)構(gòu)。該技術(shù)基于通過(guò)原子沉積
    的頭像 發(fā)表于 03-17 09:46 ?2325次閱讀

    晶圓制造的三大核心之薄膜沉積原子沉積(ALD)技術(shù)

    ALD技術(shù)是一種將物質(zhì)以單原子膜的形式逐鍍?cè)诨妆砻娴姆椒?,能夠?qū)崿F(xiàn)納米量級(jí)超薄膜的沉積。
    發(fā)表于 04-25 16:01 ?4035次閱讀
    晶圓制造的三大核心之薄膜<b class='flag-5'>沉積</b>的<b class='flag-5'>原子</b><b class='flag-5'>層</b><b class='flag-5'>沉積</b>(ALD)<b class='flag-5'>技術(shù)</b>

    集成電路的分類及應(yīng)用領(lǐng)域

    、報(bào)警器用集成電路及各種專用集成電路。 應(yīng)用領(lǐng)域 根據(jù)集成電路的應(yīng)用領(lǐng)域,可以將其分為標(biāo)準(zhǔn)通用
    的頭像 發(fā)表于 05-06 11:01 ?7508次閱讀

    原子ALD沉積介紹

    原子沉積(Atomic layer deposition,ALD)是一種可以沉積單分子薄膜的特殊的化學(xué)氣相
    的頭像 發(fā)表于 06-15 16:19 ?3234次閱讀
    <b class='flag-5'>原子</b><b class='flag-5'>層</b>ALD<b class='flag-5'>沉積</b>介紹

    專用集成電路技術(shù)是什么意思 專用集成電路技術(shù)有哪些

    專用集成電路技術(shù)是現(xiàn)代電子設(shè)備和系統(tǒng)的重要組成部分。隨著科技的發(fā)展和需求的不斷增長(zhǎng),對(duì)高性能、低功耗和小尺寸的集成電路的需求也越來(lái)越大。專用集成電路
    的頭像 發(fā)表于 04-14 10:27 ?477次閱讀

    專用集成電路技術(shù)應(yīng)用有哪些

    專用集成電路(ASIC)是根據(jù)特定應(yīng)用領(lǐng)域設(shè)計(jì)、定制和制造的集成電路。它在各種領(lǐng)域中都有廣泛的應(yīng)用。下面將詳細(xì)介紹專用集成電路
    的頭像 發(fā)表于 04-14 10:29 ?658次閱讀

    專用集成電路技術(shù)是什么意思 專用集成電路技術(shù)應(yīng)用有哪些

    Circuit,GPIC)相比,專用集成電路采用了定制化的設(shè)計(jì)方法和制造工藝,以便適應(yīng)特定的功能要求和性能指標(biāo)。 專用集成電路技術(shù)的應(yīng)用非常廣泛。下面詳細(xì)討論了其中幾個(gè)重要領(lǐng)域: 通
    的頭像 發(fā)表于 04-21 16:57 ?1026次閱讀

    專用集成電路包括什么設(shè)備設(shè)備 專用集成電路包括什么功能和作用

    Purpose Integrated Circuit, GPIC),專用集成電路具有更高的性能、更低的功耗和更好的可靠性。在現(xiàn)代電子技術(shù)領(lǐng)域,專用集成電路應(yīng)用廣泛,包括各種設(shè)備和功能
    的頭像 發(fā)表于 05-04 15:43 ?1747次閱讀

    中微推出自研的12英寸原子金屬鎢沉積設(shè)備Preforma Uniflex AW

    近日,中微半導(dǎo)體設(shè)備(上海)股份有限公司(以下簡(jiǎn)稱“中微公司”,股票代碼:688012)推出自主研發(fā)的12英寸高深寬比金屬鎢沉積設(shè)備Preforma Uniflex? HW以及12英寸原子
    的頭像 發(fā)表于 05-29 11:12 ?571次閱讀