Tabbed routing主要適用于DDR4的數(shù)據(jù)信號走線

關(guān)注高速先生的Layout攻城獅們最近普遍感到焦慮，都在默默祈禱客戶不要看到高速先生最近一期的B站視頻——Tabbed Routing，因為大家都很清楚客戶看到之后的需求。

為了文章的完整性，我們還是從頭捋一捋。Tabbed routing是指將特定形狀和尺寸的銅皮，按照一定的規(guī)則添加到走線上的一種布線處理方法。該方法是由Intel公司于2015年提出，主要適用于DDR4的數(shù)據(jù)信號走線。

密集恐懼癥患者可能會問，原本清清爽爽的走線，為什么非要整出一身“雞皮疙瘩”呢？大家都知道，BGA器件或其它管腳密集區(qū)域的布線空間有限，寸土寸金，為了能順利出線，減小線寬并縮小間距是常規(guī)操作，比如常用的neck模式走線，這樣一來，線是拉出來了，阻抗卻被卡了脖子，一路飄高，此外，隨著走線間距的減小，串?dāng)_也隨之增加。于是，Tabbed routing應(yīng)運而生。

Tabbed routing設(shè)計可以增加兩根線之間的互容而保持其互感幾乎不變，而增加的容性可以有效降低走線的阻抗，減小表層線的遠(yuǎn)端串?dāng)_。換言之，Tabbed routing一方面可以改善走線因線寬減小而造成的阻抗不連續(xù)，另一方面還能減小表層走線的遠(yuǎn)端串?dāng)_。

聽高速先生這么一分析，是否覺得原本犬牙交錯的Tab設(shè)計瞬間變得凹凸有致了呢？至于是阻抗控制的福音，還是遠(yuǎn)端串?dāng)_的克星？Tabbed routing是否有效？不要看廣告，高速先生帶你看測試報告。

為了研究Tabbed routing對通道性能的影響，高速先生曾專門設(shè)計過相關(guān)的測試板，測試結(jié)果也可以從一定程度上說明問題。先來看看帶狀線的情況，DUT（Device Under Test）設(shè)計如下，通過比較測試過孔密集區(qū)域的內(nèi)層弧形走線添加Tab前后的參數(shù)差異，來檢驗Tabbed routing的效果。

阻抗測試的結(jié)果顯示，Tabbed routing對于neck走線偏高的阻抗有一定的拉低作用，可以改善阻抗的連續(xù)性。

再來看看萬能的S參數(shù)，添加Tab的通道由于阻抗的優(yōu)化，反射減小，回波損耗整體也有所改善，不過，在我們所關(guān)注的頻段內(nèi)，串?dāng)_卻沒有明顯的變化。

仍然是過孔區(qū)域的neck模式走線，繼續(xù)比較表層線Tabbed routing設(shè)計與普通走線的區(qū)別。

從阻抗測試的結(jié)果可以看出，tab對于阻抗連續(xù)性的改善作用依然在線。

相比于添加Tab前后內(nèi)層走線串?dāng)_的基本不變，Tabbed routing表層走線遠(yuǎn)端串?dāng)_的降低肉眼可見。

不過凡事有利就有弊，Tabbed routing雖然對于走線的阻抗和串?dāng)_有一定的改善，但是由于添加tab后走線的容性增加，導(dǎo)致信號的延時也會隨之增加。這也解釋了為什么對于同一等長組的走線，需要保證tab數(shù)量的一致。

需要注意的是，tab加在不同區(qū)域的走線上有著不一樣的效果，加在走線的單側(cè)還是雙側(cè)，最后的結(jié)果也不相同。因此，在實際設(shè)計中，要根據(jù)具體的層疊，走線等因素來確定tab的尺寸、間距，必要的時候，還要通過仿真確認(rèn)。

審核編輯：符乾江