0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于一種低信噪比下8PSK的快速載波同步及FPGA實(shí)現(xiàn)

電子工程師 ? 來(lái)源:微型機(jī)與應(yīng)用 ? 作者:喻 娜,趙建宏,折 ? 2021-04-02 13:48 ? 次閱讀

摘 要: 傳統(tǒng)的8PSK頻偏估計(jì)方法通常需要上百個(gè)符號(hào)完成,其優(yōu)點(diǎn)在于能夠?qū)崿F(xiàn)較大的載波頻偏補(bǔ)償,但是同步時(shí)間較長(zhǎng),不適用于短時(shí)突發(fā)通信條件下的快速載波頻偏估計(jì)。特別是在低信噪比下,更是很難達(dá)到快速鎖定的目的?;谠诘托旁氡葪l件下,數(shù)據(jù)包長(zhǎng)度有限的短時(shí)突發(fā)通信,提出了一種8PSK快速載波同步的方法,并在FPGA上得到實(shí)現(xiàn)。經(jīng)驗(yàn)證,該方法實(shí)現(xiàn)簡(jiǎn)潔有效,硬件開(kāi)銷小,同步時(shí)間短。

0 引言

8PSK在衛(wèi)星通信、數(shù)據(jù)鏈電臺(tái)等領(lǐng)域有廣泛應(yīng)用。而未預(yù)差分編碼的8PSK只適合相干解調(diào),接收機(jī)通常需要對(duì)發(fā)送載波的初始相位以及收發(fā)端之間的載波頻偏進(jìn)行估計(jì),然后通過(guò)跟蹤環(huán)路將殘余頻偏補(bǔ)償回去,從而達(dá)到正確解調(diào)的目的。傳統(tǒng)方法的初相和頻偏估計(jì)以及跟蹤過(guò)程往往通過(guò)上百個(gè)符號(hào)完成,其優(yōu)點(diǎn)在于能夠?qū)^大的載波頻偏進(jìn)行補(bǔ)償,但是跟蹤時(shí)間長(zhǎng),不適用于短包突發(fā)通信,而且在通常情況下硬件開(kāi)銷較大[1-2]。

6357644133123300008075759.jpg

突發(fā)數(shù)據(jù)包結(jié)構(gòu)中(如圖1所示),每包中用于信號(hào)捕獲以及載波初值估計(jì)與跟蹤的引導(dǎo)數(shù)據(jù)長(zhǎng)度一般只有幾十個(gè)符號(hào)。每個(gè)突發(fā)數(shù)據(jù)包都需要完成載波同步與跟蹤,且由于引導(dǎo)數(shù)據(jù)很短,需要快速完成同步。通過(guò)實(shí)際仿真發(fā)現(xiàn),在低信噪比下快速同步極易出現(xiàn)載波失鎖或鎖相環(huán)帶入過(guò)調(diào)量而造成相位誤差,從而人為地增加了信號(hào)的相位噪聲。因此,在短包突發(fā)通信中,較難解決快速同步與信號(hào)跟蹤穩(wěn)定的矛盾。

本文在數(shù)據(jù)包長(zhǎng)度有限的突發(fā)通信[3]模式下,為了實(shí)現(xiàn)信號(hào)的快速捕獲、載波快速同步、載波平穩(wěn)跟蹤以及在極低信噪比條件下正確解調(diào),提出了一款8PSK的載波同步新方法。該方法設(shè)計(jì)簡(jiǎn)潔,實(shí)現(xiàn)模塊化設(shè)計(jì)。下文分別從同步模型、同步新方法、MATLAB仿真比較和FPGA實(shí)現(xiàn)對(duì)其做說(shuō)明。

1 載波同步模型

用于載波頻偏估計(jì)的8PSK[4]接收信號(hào)可以表示為:

6357644135319500008723995.png

式中,k=0,1,2,。。.,7;Ak為幅度;fc為待估計(jì)的載波頻率偏差;missing image file為調(diào)制相位;θ0為未知的載波相位;wk為加性高斯白噪聲。

基于傳統(tǒng)載波同步的接收端[5]模型如圖2所示。

6357644136213300003661119.jpg

在低信噪比時(shí),由于I、Q[6]兩路相位噪聲較大,使用單一的載波同步環(huán)路會(huì)導(dǎo)致在有限的引導(dǎo)數(shù)據(jù)長(zhǎng)度下鎖定慢,或載波環(huán)路系數(shù)調(diào)整后即便能較為快速鎖定,也會(huì)極易再次失鎖。既要載波同步鎖定時(shí)間不能過(guò)慢,又不能在鎖定后過(guò)調(diào)而導(dǎo)致失鎖,僅使用一個(gè)載波同步環(huán)路無(wú)法滿足數(shù)據(jù)鏈突發(fā)通信包的要求。

2 載波同步新方法

6357644138018200001653409.jpg

根據(jù)數(shù)據(jù)鏈突發(fā)通信包的特點(diǎn),本文提出一種分時(shí)段控制載波同步方法,如圖3所示。其基本思想是:分時(shí)段給出控制信號(hào),首先選擇載波快速同步方法,實(shí)現(xiàn)較大頻偏的快速糾偏;其次,選擇載波慢同步[7]方法,利用FIFO中存儲(chǔ)的引導(dǎo)數(shù)據(jù)和快速同步方法中獲得的初步頻偏預(yù)估計(jì)值,完成載波慢同步,實(shí)現(xiàn)載波的精確同步;最后,通過(guò)載波跟蹤方法,實(shí)現(xiàn)載波的平穩(wěn)跟蹤,以達(dá)到在低信噪比條件下不易因相位噪聲過(guò)大引起過(guò)調(diào)而同步失鎖,同時(shí)也減小環(huán)路[8]濾波的鎖定抖動(dòng)造成不必要的誤碼。

2.1 載波快同步方法

下變頻后得到I、Q兩路基帶信號(hào),相乘后,得到鑒相信號(hào)為:

6357644140050100001478417.png

將此鑒相信號(hào)送入快同步環(huán)路進(jìn)行同步鎖定,快同步環(huán)路采用常規(guī)的Costas環(huán)設(shè)計(jì),得到的頻偏累加值產(chǎn)生頻率控制字控制NCO,實(shí)現(xiàn)頻率補(bǔ)償,利用經(jīng)過(guò)初步頻率補(bǔ)償后的本地載波,完成本地接收信號(hào)的下變頻。載波快同步會(huì)很快實(shí)現(xiàn)較大頻偏的糾偏,在低信噪比的條件下,為了得到更加準(zhǔn)確的頻偏估計(jì)值,往往需要通過(guò)計(jì)算快速鎖定以后較長(zhǎng)平穩(wěn)時(shí)間內(nèi)的平均值才能提供給載波慢同步使用,否則會(huì)造成慢同步的環(huán)路壓力過(guò)大,不利于實(shí)現(xiàn)低信噪比下的可靠同步。鑒于此,在載波同步快速鎖定后的平穩(wěn)過(guò)程中,對(duì)快速同步8個(gè)符號(hào)長(zhǎng)度的頻率控制字求平均(總共1 024點(diǎn)),得到初步頻偏預(yù)估計(jì)值missing image file。

2.2 載波慢同步方法

當(dāng)信號(hào)完成初步的載波同步后,頻偏已糾偏到極小的范圍內(nèi),但是依然沒(méi)有實(shí)現(xiàn)載波同步,特別是在極低信噪比的條件下,載波快同步往往更加不準(zhǔn)確,且載波快同步的方法并不適用于8PSK信號(hào)[9],因此需要通過(guò)載波的慢同步繼續(xù)完成載波的準(zhǔn)確同步。

信號(hào)表示為極坐標(biāo)形式:

6357644141324800004274081.png

對(duì)8PSK信號(hào)做M-th非線性變換消除調(diào)制,信號(hào)變?yōu)閱晤l信號(hào):

6357644148053400001585058.png

上式表示的信號(hào)處理方式實(shí)際上是對(duì)相位誤差進(jìn)行歸一化處理。

在實(shí)現(xiàn)過(guò)程中,下變頻I、Q兩路信號(hào)通過(guò)CORDIC算法計(jì)算出當(dāng)前相位值φ(k),將φ(k)進(jìn)行式(4)處理后,得到歸一化的相位誤差值,將該值送入慢同步環(huán)路進(jìn)行同步鎖定,慢同步環(huán)路采用常規(guī)的Costas環(huán)設(shè)計(jì),得到的頻偏累加值產(chǎn)生頻率控制字,并結(jié)合初步頻偏預(yù)估計(jì)值missing image file,實(shí)現(xiàn)對(duì)NCO的控制,達(dá)到慢速鎖定的目的。

短包突發(fā)通信要求載波的快速鎖定,載波慢同步環(huán)路濾波器系數(shù)設(shè)置時(shí),環(huán)路收斂的速度比載波快同步快一倍,能夠?qū)崿F(xiàn)較快鎖定,但是同時(shí)造成的相位收斂后相位的震蕩要稍微劇烈一些;與此同時(shí),載波慢同步算法的殘余頻偏調(diào)整速率約為載波快同步算法的1/8,所以最終的效果是,載波慢同步相位的收斂速度要比載波快同步慢,而且收斂后相位的震蕩更加劇烈,因此需要載波跟蹤同步過(guò)程。

2.3 載波跟蹤同步方法

在載波慢同步過(guò)程中,載波頻偏值已經(jīng)被完全消除掉,但是由于信號(hào)處于低信噪比的條件時(shí),噪聲對(duì)相位和環(huán)路濾波器的影響較大,如果之后不進(jìn)行載波跟蹤,極易造成信號(hào)的再次失鎖,因此最后進(jìn)入到載波跟蹤狀態(tài),保證整包信號(hào)都能夠?qū)崿F(xiàn)在低信噪比的條件下鎖定。

載波跟蹤同步方法與載波慢同步的方法一致,不同之處是,載波跟蹤狀態(tài)下不再需要過(guò)快調(diào)整相位收斂,僅僅需要慢速跟蹤即可,因此,需要調(diào)整環(huán)路濾波器的系數(shù),使得載波跟蹤過(guò)程中相位的擺動(dòng)變小,減小對(duì)信號(hào)本身造成的影響。該處理在信噪比極低的情況下可盡可能地提高碼元同步的準(zhǔn)確度,即改善整個(gè)系統(tǒng)的誤碼率。

通過(guò)上述3個(gè)步驟的處理,能夠?qū)崿F(xiàn)低信噪比下8PSK的快速載波同步,從而實(shí)現(xiàn)短包突發(fā)通信的實(shí)時(shí)接收。

3 仿真結(jié)果

對(duì)產(chǎn)生1 kHz頻偏的8PSK調(diào)制信號(hào)進(jìn)行Matlab載波同步仿真。分別對(duì)理想信號(hào)和低信噪比信號(hào)(信噪比為5 dB)進(jìn)行仿真,仿真結(jié)果如圖4、圖5所示。

6357644154967800005961065.jpg

6357644155122500005812477.jpg

仿真驗(yàn)證可得,在低信噪比條件下8PSK信號(hào)能實(shí)現(xiàn)快速同步及平穩(wěn)跟蹤。

4 載波同步FPGA實(shí)現(xiàn)

本方法采用以XC5VSX95T為核心的FPGA硬件系統(tǒng)[10]實(shí)現(xiàn)。模數(shù)芯片選用AD公司的AD9246BCPZ芯片,14位精度。研究和實(shí)驗(yàn)表明,系統(tǒng)運(yùn)行良好。

設(shè)定信號(hào)載波中心頻率為24 MHz,采樣速率為 32 MHz,短包突發(fā)通信的一包信號(hào)長(zhǎng)度為400個(gè)符號(hào),鎖定后I、Q兩路基帶信號(hào)和調(diào)整值如圖6所示。與圖4比較,F(xiàn)PGA實(shí)現(xiàn)的結(jié)果與仿真結(jié)果一致。

6357644158051600007033100.jpg

5 結(jié)論

通過(guò)對(duì)該方法的仿真及硬件實(shí)現(xiàn),并將該方法應(yīng)用于實(shí)際工程中,充分驗(yàn)證了該載波同步新方法在低信噪比下收斂速度快、硬件資源耗用較少。

參考文獻(xiàn)

[1] 李利,羅偉雄。軟件接收機(jī)中DSB-SC信號(hào)載波同步的一種算法[J]。 電訊技術(shù), 2002, 42(1): 143-150.

[2] 盧屹,張新軍,張嘉俊,等。數(shù)字鎖相環(huán)的參數(shù)設(shè)計(jì)及其應(yīng)用[J]。 通信技術(shù), 2001, 23(9):233-238.

[3] 彭岑,趙民建,鄭雅敏.TCM-8PSK短包高速跳頻接收機(jī)的快速載波同步[J]。 浙江大學(xué)學(xué)報(bào)(工學(xué)版), 2010,44(4):434-441.

[4] 朱彤。一種新的8DPSK調(diào)制解調(diào)方案[J]。 南京郵電學(xué)院學(xué)報(bào), 1997,10(4):237-243.

[5] 付文君,王栓榮,呂孌,等。數(shù)字中頻采樣接收機(jī)的設(shè)計(jì)[C]。 中國(guó)空間科學(xué)學(xué)會(huì)空間探測(cè)專業(yè)委員會(huì)第十七次學(xué)術(shù)會(huì)議,2004. (下轉(zhuǎn)第63頁(yè))

(上接第60頁(yè))

[6] 張雙雄,周俊。 一種適用于寬帶數(shù)據(jù)鏈的TCM編碼新方法[J]。 電訊技術(shù), 2011, 51(9): 356-362.

[7] 王靜。 8PSK+TCM編碼調(diào)制解調(diào)技術(shù)[D]。 南京:南京理工大學(xué),2012.

[8] 蘇偉,杜志秀。 8PSK-TCM在數(shù)據(jù)中繼衛(wèi)星通信信道上的應(yīng)用研究[J]。 指揮技術(shù)學(xué)院學(xué)報(bào), 1999, 10(4): 15-18.

[9] 朱彤。 一種新的8DPSK調(diào)制解調(diào)方案[J]。 南京郵電學(xué)院學(xué)報(bào), 1997, 17(4): 49-53.

[10] 李濱滔,李春泉,戈志華。 基于FPGA的網(wǎng)格編碼的設(shè)計(jì)與實(shí)現(xiàn)[J]。 科技廣場(chǎng), 2007, 18(3):144-151.

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1624

    文章

    21540

    瀏覽量

    600534
  • 衛(wèi)星通信
    +關(guān)注

    關(guān)注

    12

    文章

    694

    瀏覽量

    38675
  • 載波
    +關(guān)注

    關(guān)注

    2

    文章

    118

    瀏覽量

    27968
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    克服載波同步載波相位模糊對(duì)信號(hào)傳輸產(chǎn)生影響方法是?

    在數(shù)字通信系統(tǒng)中,載波同步是確保信號(hào)正確傳輸和接收的重要環(huán)節(jié)。載波相位模糊是載波同步中常見(jiàn)的問(wèn)題,它會(huì)導(dǎo)致信號(hào)解調(diào)錯(cuò)誤,從而影響通信質(zhì)量。
    的頭像 發(fā)表于 05-24 15:01 ?673次閱讀

    為什么在2PSK中存在180°的相移呢?

    二進(jìn)制相移鍵控(2PSK)是一種相干解調(diào)的數(shù)字調(diào)制技術(shù)。
    的頭像 發(fā)表于 05-21 18:26 ?1296次閱讀

    如何快速入門FPGA

    快速入門FPGA可以遵循以下步驟: 理解FPGA基礎(chǔ)知識(shí): FPGA(Field Programmable Gate Array)即現(xiàn)場(chǎng)可編程門陣列,是作為專用集成電路(ASIC)領(lǐng)域
    發(fā)表于 04-28 09:06

    如何快速入門FPGA

    快速入門FPGA可以遵循以下步驟: 理解FPGA基礎(chǔ)知識(shí): FPGA(Field Programmable Gate Array)即現(xiàn)場(chǎng)可編程門陣列,是作為專用集成電路(ASIC)領(lǐng)域
    發(fā)表于 04-28 08:54

    如何用IQ調(diào)制實(shí)現(xiàn)調(diào)制

    QPSK可能會(huì)讓人,比如我,引起誤解,但是如果用8PSK來(lái)舉例的話,就會(huì)好很多。以下圖形,是參考文獻(xiàn)[2],為了給我自己加深印象,所以我又重新畫了遍。
    的頭像 發(fā)表于 03-26 11:04 ?443次閱讀
    如何用IQ調(diào)制<b class='flag-5'>實(shí)現(xiàn)</b>調(diào)制

    PSK的相干解調(diào)怎么恢復(fù)載波?

    PSK的相干解調(diào)怎么恢復(fù)載波?
    發(fā)表于 01-03 14:57

    如何通過(guò)DLP FPGA實(shí)現(xiàn)延時(shí)高性能的深度學(xué)習(xí)處理器設(shè)計(jì)呢?

    圖像識(shí)別和分析對(duì)于產(chǎn)品創(chuàng)新至關(guān)重要,但需要高工作負(fù)載,對(duì)服務(wù)質(zhì)量要求嚴(yán)格。解決方案如GPU無(wú)法滿足延遲和高性能要求。DLP FPGA一種可行的選擇,本文將探討如何實(shí)現(xiàn)這種技術(shù)。
    的頭像 發(fā)表于 12-27 09:13 ?1210次閱讀
    如何通過(guò)DLP <b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>低</b>延時(shí)高性能的深度學(xué)習(xí)處理器設(shè)計(jì)呢?

    對(duì)于450M帶寬40兆,要保持良好的信噪比,應(yīng)該選擇什么樣的AD?

    圖。而且根據(jù)實(shí)測(cè),工作更高的話,信噪比下降很大 所以來(lái)請(qǐng)教下ADC的全通帶寬和能夠保持良好信噪比的最大輸入信號(hào)之間的關(guān)系
    發(fā)表于 12-06 08:19

    一種具有實(shí)用價(jià)值的OFDM幀同步方法

    電子發(fā)燒友網(wǎng)站提供《一種具有實(shí)用價(jià)值的OFDM幀同步方法.pdf》資料免費(fèi)下載
    發(fā)表于 11-08 15:47 ?0次下載
    <b class='flag-5'>一種</b>具有實(shí)用價(jià)值的OFDM幀<b class='flag-5'>同步</b>方法

    基于FPGA的DDS設(shè)計(jì),并通過(guò)DDS實(shí)現(xiàn)ASK,FSK,PSK調(diào)制(

    FPGA數(shù)字通信調(diào)制解調(diào)技術(shù)
    的頭像 發(fā)表于 11-07 11:40 ?833次閱讀
    基于<b class='flag-5'>FPGA</b>的DDS設(shè)計(jì),并通過(guò)DDS<b class='flag-5'>實(shí)現(xiàn)</b>ASK,FSK,<b class='flag-5'>PSK</b>三<b class='flag-5'>種</b>調(diào)制(<b class='flag-5'>一</b>)

    一種高動(dòng)態(tài)與信噪比條件下的載波同步方法

    電子發(fā)燒友網(wǎng)站提供《一種高動(dòng)態(tài)與信噪比條件下的載波同步方法.pdf》資料免費(fèi)下載
    發(fā)表于 11-03 11:12 ?0次下載
    <b class='flag-5'>一種</b>高動(dòng)態(tài)與<b class='flag-5'>低</b><b class='flag-5'>信噪比</b>條件下的<b class='flag-5'>載波</b><b class='flag-5'>同步</b>方法

    如何用鎖相環(huán)恢復(fù)載波同步信號(hào)?

    如何用鎖相環(huán)恢復(fù)載波同步信號(hào)? 鎖相環(huán)(PLL)是一種電路,可用于恢復(fù)和跟蹤輸入信號(hào)的頻率和相位。PLL常用于電信、通訊和控制系統(tǒng)中,以恢復(fù)和跟蹤載波
    的頭像 發(fā)表于 10-30 10:56 ?630次閱讀

    載波同步電路中的鎖相環(huán)設(shè)計(jì)的關(guān)鍵點(diǎn)

    載波同步電路中的鎖相環(huán)設(shè)計(jì)的關(guān)鍵點(diǎn) 鎖相環(huán)(Phase-Locked Loop,PLL)是一種廣泛應(yīng)用于通信、電視、雷達(dá)、計(jì)算機(jī)等領(lǐng)域的電路,可用于頻率合成、頻率解調(diào)、時(shí)鐘生成、數(shù)字信號(hào)處理等多種
    的頭像 發(fā)表于 10-30 10:51 ?543次閱讀

    密勒調(diào)制副載波編解碼器的FPGA實(shí)現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《密勒調(diào)制副載波編解碼器的FPGA實(shí)現(xiàn).pdf》資料免費(fèi)下載
    發(fā)表于 10-26 11:10 ?1次下載
    密勒調(diào)制副<b class='flag-5'>載波</b>編解碼器的<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>

    一種RFID閱讀器前端載波抑制方法

    電子發(fā)燒友網(wǎng)站提供《一種RFID閱讀器前端載波抑制方法.pdf》資料免費(fèi)下載
    發(fā)表于 10-25 10:44 ?0次下載
    <b class='flag-5'>一種</b>RFID閱讀器前端<b class='flag-5'>載波</b>抑制方法