0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

簡述鎖相環(huán)技術(shù)

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2021-04-27 15:17 ? 次閱讀

1 鎖相環(huán)的基本概念

鎖相環(huán)(Phase Locked Loop,PLL)是一個閉環(huán)負反饋相位控制系統(tǒng),至少包含3個基本單元電路:

鑒相器(Phase Detector,PD);

環(huán)路濾波器(Loop Filter,LF);

壓控振蕩器(Voltage ControlledOscillator,VCO)。

ddc529c6-a67e-11eb-aece-12bb97331649.png

鎖相環(huán)框圖

2 鎖相環(huán)的基本單元電路

加入分頻器的鎖相環(huán)由鑒相器(Phase Detector,PD)、環(huán)路低通濾波器(Loop Filter,LF)、壓控振蕩器(Voltage Controlled Oscillator,VCO)和分頻器(Frequency Divider)組成。輸入信號的相位和頻率分別為θi(t)和ωi(t),單位分別為rad和rad/s;輸出信號的相位和頻率分別為θo(t)和ωo(t),單位分別為rad和rad/s。

dde00e4e-a67e-11eb-aece-12bb97331649.jpg

鎖相環(huán)框圖

鑒相器將輸入周期信號的相位與壓控振蕩器輸出信號的相位進行比較,得到相位差θc,PD將θc轉(zhuǎn)換為誤差電壓信號ud(t)輸出。誤差電壓通過環(huán)路濾波器進行濾波,濾除交流成分,濾波的過程即為對誤差電壓信號ud(t)求平均值的過程,輸出直流控制電壓uc(t)。uc(t)控制壓控振蕩器的輸出頻率,以減小輸入信號與壓控振蕩器輸出信號之間的相位誤差。

理想情況下,壓控振蕩器輸出信號的頻率和相位等于輸入?yún)⒖夹盘柕念l率和相位,稱環(huán)路處于鎖定狀態(tài)(同步狀態(tài)、跟蹤狀態(tài))。實際情況下,相差不為零,會存在一個很小且恒定的相位誤差。

3 電荷泵鎖相環(huán)

電荷泵鎖相環(huán)由鑒頻鑒相器(Phase FrequencyDetector,PFD)、電荷泵(Charge Pump,CP)、環(huán)路低通濾波器(Loop Filter,LF)、壓控振蕩器(Voltage Controlled Oscillator,VCO)組成。

ddf90fac-a67e-11eb-aece-12bb97331649.jpg

鑒頻鑒相器與電荷泵、一階RC無源環(huán)路濾波器的組合原理圖如下圖。PFD具有UP和DN兩個輸出端,輸出差分信號。UP和DN輸出端與電荷泵相連,控制電荷泵的電流開關(guān)。UP有效時,UP開關(guān)向環(huán)路濾波器提供泵電流Ip,當DN有效時,DN開關(guān)從環(huán)路濾波器吸收泵電流Ip。理想PFD具有第三態(tài),即兩個開關(guān)都斷開,濾波器的輸入端浮空。

de056360-a67e-11eb-aece-12bb97331649.png

4 直接數(shù)字頻率合成器

DDS 的基本原理框圖如下所示,主要包括頻率預置電路、相位累加器、儲存波形數(shù)據(jù)的 ROM、數(shù)模轉(zhuǎn)換器及低通濾波器。其中 K 為頻率控制字,N 為相位累加數(shù)的位數(shù),fclk 為輸出時鐘頻率,fo為輸出波形的頻率。

de1a4816-a67e-11eb-aece-12bb97331649.jpg

相位累加器的 DDS 的核心,由 N 位加法器和N 位相位寄存器組成。在時鐘脈沖 fclk 的控制下,加法器將頻率寄存器中的頻率控制字K 與相位寄存器輸出的上一次累加的相位結(jié)果相加,以得到本次累加的結(jié)果,該結(jié)果存入相位寄存器。相位寄存器一方面將該結(jié)果反饋到加法器的輸入端,在下一時鐘脈沖的作用下,加法器繼續(xù)與頻率控制字相加;另一方面又將該累加值作為相位地址對波形 ROM 存儲表進行尋址,輸出的數(shù)據(jù)經(jīng)DA轉(zhuǎn)換器和低通濾波器后得到模擬波形。
編輯:lyn

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 鎖相環(huán)
    +關(guān)注

    關(guān)注

    35

    文章

    577

    瀏覽量

    87629
  • 壓控振蕩器
    +關(guān)注

    關(guān)注

    10

    文章

    133

    瀏覽量

    29259
  • 鑒相器
    +關(guān)注

    關(guān)注

    1

    文章

    60

    瀏覽量

    23229
  • 環(huán)路濾波器
    +關(guān)注

    關(guān)注

    3

    文章

    26

    瀏覽量

    13128

原文標題:鎖相技術(shù)

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    簡述鎖相環(huán)的基本結(jié)構(gòu)

    鎖相環(huán)(Phase-LockedLoop, PLL),是一種反饋控制電路,電子設(shè)備正常工作,通常需要外部的輸入信號與內(nèi)部的振蕩信號同步,利用鎖相環(huán)路就可以實現(xiàn)這個目的,它可用來從固定的低頻信號生成穩(wěn)定的輸出高頻信號。
    的頭像 發(fā)表于 08-06 15:07 ?403次閱讀
    <b class='flag-5'>簡述</b><b class='flag-5'>鎖相環(huán)</b>的基本結(jié)構(gòu)

    鎖相環(huán)鎖相放大器的區(qū)別

    鎖相環(huán)(Phase-Locked Loop, PLL)和鎖相放大器(Lock-in Amplifier)是兩種在電子學和信號處理領(lǐng)域廣泛應用的技術(shù),它們各自具有獨特的工作原理、組成結(jié)構(gòu)以及應用場景。以下將從定義、組成、工作原理、
    的頭像 發(fā)表于 07-30 15:51 ?614次閱讀

    鎖相環(huán)相位噪聲的影響因素

    鎖相環(huán)(Phase Locked Loop, PLL)相位噪聲是評估鎖相環(huán)性能的重要指標之一,它描述了輸出信號相位的不穩(wěn)定性。相位噪聲的存在會直接影響系統(tǒng)的性能,如降低信號的信噪比、增加誤碼率、影響雷達系統(tǒng)的目標分辨能力等。以下將詳細分析
    的頭像 發(fā)表于 07-30 15:31 ?845次閱讀

    鎖相環(huán)的基本原理和主要作用

    鎖相環(huán)(Phase Locked Loop,簡稱PLL)是一種在電子系統(tǒng)中廣泛應用的負反饋控制系統(tǒng),其主要作用是實現(xiàn)輸入信號與輸出信號之間的相位同步。在現(xiàn)代通信、雷達、導航、測量等領(lǐng)域,鎖相環(huán)都發(fā)
    的頭像 發(fā)表于 05-24 16:28 ?3039次閱讀

    鎖相環(huán)到底鎖相還是鎖頻?

    鎖相環(huán)到底鎖相還是鎖頻? 鎖相環(huán)(PLL)是一種常用的控制系統(tǒng),主要用于同步時鐘。它通過將被控信號的相位與穩(wěn)定的參考信號進行比較,并產(chǎn)生相應的控制信號,使被控信號的相位保持與參考信號同步。這種控制
    的頭像 發(fā)表于 01-31 15:25 ?1500次閱讀

    鎖相環(huán)同步帶與捕獲帶有區(qū)別嗎?

    鎖相環(huán)同步帶與捕獲帶有區(qū)別嗎? 鎖相環(huán)(簡稱PLL)同步帶和捕獲帶是鎖相環(huán)中兩個重要的工作模式,它們在功能和應用上存在一些區(qū)別。 1. 定義和原理: - 鎖相環(huán)同步帶:同步帶是
    的頭像 發(fā)表于 01-31 11:31 ?929次閱讀

    數(shù)字鎖相環(huán)技術(shù)原理

    數(shù)字鎖相環(huán)(DigitalPhase-LockedLoop,簡稱DPLL)是一種基于反饋控制的技術(shù),用于實現(xiàn)精確的時序控制和相位同步。通過相位比較、頻率差計算、頻率控制、濾波和循環(huán)控制,它能夠完成
    的頭像 發(fā)表于 01-02 17:20 ?1749次閱讀
    數(shù)字<b class='flag-5'>鎖相環(huán)</b><b class='flag-5'>技術(shù)</b>原理

    鎖相環(huán)技術(shù)解析(上)

    鎖相環(huán)技術(shù)解析(上)
    的頭像 發(fā)表于 11-29 16:51 ?982次閱讀
    <b class='flag-5'>鎖相環(huán)</b><b class='flag-5'>技術(shù)</b>解析(上)

    鎖相環(huán)技術(shù)解析(下)

    鎖相環(huán)技術(shù)解析(下)
    的頭像 發(fā)表于 11-29 16:39 ?836次閱讀
    <b class='flag-5'>鎖相環(huán)</b><b class='flag-5'>技術(shù)</b>解析(下)

    鎖相環(huán)基本結(jié)構(gòu)及原理

    電子發(fā)燒友網(wǎng)站提供《鎖相環(huán)基本結(jié)構(gòu)及原理.pdf》資料免費下載
    發(fā)表于 11-29 11:23 ?2次下載
    <b class='flag-5'>鎖相環(huán)</b>基本結(jié)構(gòu)及原理

    基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計

    電子發(fā)燒友網(wǎng)站提供《基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計.pdf》資料免費下載
    發(fā)表于 11-10 09:47 ?0次下載
    基于VHDL的全數(shù)字<b class='flag-5'>鎖相環(huán)</b>的設(shè)計

    鎖相環(huán)性能度量標準

    鎖相環(huán)性能度量標準包括品質(zhì)因數(shù)、噪聲基底、閃爍噪聲模型。
    的頭像 發(fā)表于 10-30 17:19 ?725次閱讀
    <b class='flag-5'>鎖相環(huán)</b>性能度量標準

    頻繁地開關(guān)鎖相環(huán)芯片的電源會對鎖相環(huán)有何影響?

    頻繁地開關(guān)鎖相環(huán)芯片的電源會對鎖相環(huán)有何影響? 鎖相環(huán)(PLL)是一種被廣泛應用在現(xiàn)代電子技術(shù)中的集成電路,它是一種反饋控制系統(tǒng),可以將輸入信號和本地參考信號同步。
    的頭像 發(fā)表于 10-30 10:16 ?548次閱讀

    鎖相環(huán)無法鎖定時,該怎么處理的呢?如何解決鎖相環(huán)無法鎖定?

    鎖相環(huán)無法鎖定時,該怎么處理的呢?如何解決鎖相環(huán)無法鎖定? 鎖相環(huán)作為一種常見的電路設(shè)計,具有廣泛的應用領(lǐng)域。然而,在一些情況下,由于種種原因,鎖相環(huán)可能無法正常鎖定,這時需要進行一
    的頭像 發(fā)表于 10-30 10:16 ?1731次閱讀

    鎖相環(huán)在相位檢測中的應用

    鎖相環(huán)在相位檢測中的應用? 鎖相環(huán)(PLL)是一種電子技術(shù)中廣泛應用的電路,用于調(diào)整一個輸出信號的相位來精確匹配一個參考信號。鎖相環(huán)在各種不同的應用領(lǐng)域都有著廣泛的應用,例如通信系統(tǒng)、
    的頭像 發(fā)表于 10-29 11:35 ?780次閱讀