探析MAX121芯片在高速串行接口電路中的應(yīng)用

1 MAX121芯片的性能與特點(diǎn)

MAX121芯片是一個(gè)帶串行接口的14位模數(shù)轉(zhuǎn)換集成電路（ADC），它包含有跟蹤/保持電路 的一個(gè)底飄溢、底噪聲、掩埋式齊納電壓基準(zhǔn)電源。它的轉(zhuǎn)換速度快、功率消耗底、采樣速率高達(dá)308 ks/s點(diǎn)，滿量程輸入電壓范圍為±5V，功耗為210 mW?？膳c大多數(shù)流行的數(shù)字信號(hào)處理器的串行接口直接接口，該輸入可以接收TTL或CMOS的信號(hào)電平，時(shí)鐘頻率為0.1-5.5MHz。

MAX121芯片的功能方框圖如圖1所示。它有16腳和20腳模式，16腳有DIP和SO封裝，20腳有 SSOP封裝。特點(diǎn)如下：

14位分辨率；2.9 μS轉(zhuǎn)換時(shí)間/308 ks/s吞吐率；400 ns采樣時(shí)間；底噪聲和低失真：78Db SINAD -85Db THD；±5V雙極性輸入范圍，可時(shí)承受±15V的過電壓；210 mW功耗；可用連續(xù)轉(zhuǎn)換模式；30 ppm/C，-5V內(nèi)部基準(zhǔn)源；與DSP處理器接口；16腳DIP和SO封裝，20腳SSOP封裝。

極限參數(shù)：VDD對(duì)DGND 0.3-+6V；VSS對(duì)DGND +0.3--7V；AIN對(duì)AGND±15V；AGND對(duì)DGND ±0.3V數(shù)字輸入對(duì)DGND（CS，CONVST，MODE，CLKIN，INVCLK，INVFRM）；-0.3（Vdd+0.3V）；數(shù)字輸出對(duì)DGND（SFRM，F(xiàn)STRT，SCLK，SDATA ）+0.3（Vdd+0.3V）；連續(xù)功率消耗（TA=+70 ℃）

強(qiáng)度超出上述極限參數(shù)可能導(dǎo)致器件的永久性損壞。這些僅僅是極限參數(shù)，并不意味著在極限參數(shù)條件下，或在任何其他超出技術(shù)規(guī)范規(guī)定的工作條件下，器件能有效地工作。延長在極限參數(shù)條件下的運(yùn)行時(shí)間，會(huì)影響器件的可靠性。

2 工作電路

MAX121運(yùn)用逐次比較技術(shù)和跟蹤/保持（T/H）電路，將模擬信號(hào)轉(zhuǎn)換為14位串行數(shù)據(jù)輸出 碼。其控制邏輯接口很容易與大多數(shù)微處理器（霵）和數(shù)字信號(hào)處理器（DSP）相連接，在大多數(shù)應(yīng)用中只需要很少幾個(gè)無源元件。T/H電路不需要外接電容。

2.1 模擬輸入跟蹤與保持

根據(jù)等效輸入電路分析，給出ADC的模擬比較器的采樣結(jié)構(gòu)。內(nèi)部緩沖器給保持電容充電，以減小轉(zhuǎn)換期間所要求的采集時(shí)間。模擬輸入端呈現(xiàn)6k輸入電阻及與其并聯(lián)的10pF電容。

在兩次轉(zhuǎn)換之間，緩沖器輸入通過輸入電阻連接到AIN端。當(dāng)轉(zhuǎn)換開始時(shí)，緩沖器與AIN端 斷開，對(duì)輸入信號(hào)采樣。在轉(zhuǎn)換結(jié)束時(shí)，緩沖器輸入端又連接到AIN端，而且保持電容跟蹤 輸入電壓。無論何時(shí)，只要轉(zhuǎn)換沒有進(jìn)行，T/H就處于跟蹤模式。在轉(zhuǎn)換開始以后，保持模 式啟動(dòng)時(shí)間接近10 ns（窗口延遲）。從一次轉(zhuǎn)換到下一次轉(zhuǎn)換延遲變化的典型時(shí)間為30 ps（窗口抖動(dòng)）。

2.2 電路時(shí)鐘頻率

MAX121工作時(shí)需要一個(gè)與TTL，CMOS電平兼容的時(shí)鐘，時(shí)鐘頻率的范圍從0.1-5.5 MHz。為滿足2個(gè)時(shí)鐘周期400 ns采集時(shí)間的要求，最大時(shí)鐘頻率限制在5MHz。由于內(nèi)部T/H 電壓下降速率的限制，所有模式的時(shí)鐘頻率不應(yīng)低于0.1MHz。

2.3 輸出數(shù)據(jù)格式

轉(zhuǎn)換結(jié)果以16位串行數(shù)據(jù)流輸出，前14位為數(shù)據(jù)位（首先為MSB），后2位為零。輸出數(shù)據(jù) 為二進(jìn)制補(bǔ)碼形式。在CLKIN的上升沿，數(shù)據(jù)在SDATA端同步輸出。

輸出數(shù)據(jù)可用FSTRT或者SFRM輸出來分幀。FSTRT（平常為低）低于MSB1個(gè)時(shí)鐘周期變?yōu)楦摺STRT的下降沿SDATA端輸出MSB。

SFRM輸出（當(dāng)INVFRM=Vdd時(shí)通常為高）變?yōu)榈偷耐瑫r(shí)，MSB出現(xiàn)在SDATA端。16個(gè)時(shí)鐘周期以后 SFRM變?yōu)楦唠娖?。通過輸入接到數(shù)字地，可反轉(zhuǎn)SFRM的極性。要求每次轉(zhuǎn)換最少為18個(gè)時(shí)鐘周期，以獲得有效SFRM輸出。

如果有幾個(gè)器件共用串行總線，可以參看圖2的數(shù)據(jù)存取和數(shù)據(jù)保持時(shí)序。

3 TMS320高速串行接口

3.1 上電后的初始化

如果滿足下列條件，上電后MAX121的首次轉(zhuǎn)換將是有效的。提供16個(gè)時(shí)鐘脈沖使T/H進(jìn)入跟蹤模式，再加上跟蹤模式中數(shù)據(jù)采集的最小時(shí)間400 ns。確?；鶞?zhǔn)源已經(jīng)穩(wěn)定。每1μF基準(zhǔn)源旁路電容的穩(wěn)定時(shí)間是0.5 ms（對(duì)22μF電容為11ms）。

3.2 串行時(shí)鐘最大速率

 與數(shù)字信號(hào)處理器接口時(shí)，MAX121的串行時(shí)鐘最大速率取決于處理器的串行數(shù)據(jù)輸入所要 求的最小建立時(shí)間和ADC的時(shí)鐘與數(shù)據(jù)的最大延遲時(shí)間。MAX121有兩種方法將數(shù)據(jù)讀入處理器。 CLKIN是MAX121的輸入時(shí)鐘，而SCLK是使數(shù)據(jù)移位進(jìn)入處理器的串行時(shí)鐘，支持異步數(shù)據(jù)傳輸?shù)膱?chǎng)合。tSU是處理器串行數(shù)據(jù)輸入端所要求的數(shù)據(jù)建立最小時(shí)間；tCD是MAX121的CL KIN到SCLK最大延時(shí)時(shí)間；tSC是MAX121的SCLK到SDATA的最大延時(shí)時(shí)間。MAX121 的SCLK輸出驅(qū)動(dòng)處理器的串行接口，此時(shí)可從以上議程中去掉tCD項(xiàng)，并允許使 用更快的時(shí)鐘頻率。在這種情況下，串行時(shí)鐘最大速度由下式計(jì)算：

fCLKIN=1/2（tSU+tSC）

3.3 高速數(shù)據(jù)串行接口

MAX121的靈活性使它可以與德州儀器公司TMS320的各種串行接口連接。高速接口可使MAX121/TM320系統(tǒng)獲得最大的數(shù)據(jù)吞吐率，此時(shí)MAX121工作在它的最快時(shí)鐘。圖3示出了完成這種 接口所需的連線。圖4為接口的時(shí)序圖。

MAX121的CLKIN由外部時(shí)鐘振蕩器驅(qū)動(dòng)。TMS320的XF0 I/O口驅(qū)動(dòng)MAX121輸入端為低，啟動(dòng) 一次轉(zhuǎn)換。TMS320的CLKR（接收時(shí)鐘）端配置為輸入，并由 MAX121的SCLK輸出端驅(qū)動(dòng)。MAX 121的SDATA輸出端數(shù)據(jù)在時(shí)鐘的上升沿改變狀態(tài)，而在時(shí)鐘下降沿，數(shù)據(jù)被鎖存到TMS320的 DR輸入端。這樣可提供1/2個(gè)時(shí)鐘周期，以滿足TMS320DR輸入端所需要的數(shù)據(jù)建立和保持時(shí)間。 MAX121SCLK和SDATA之間的最大時(shí)滯在+25時(shí)為65ns，所以1/2個(gè)時(shí)鐘周期足以滿足要求的建立和保持時(shí)間。

MAX121的FSTRT輸出驅(qū)動(dòng)TMS320的FSR輸入，以對(duì)數(shù)據(jù)分幀。FSTRT輸出的下降沿指示MSB已準(zhǔn)備好，可被鎖存。在下一個(gè)時(shí)鐘下降沿，MSB被鎖存在TMS320。使用這種接口，TMS320可接收16位字（在TMS320串行口整體控制寄存器中，RLEN=01），于是14位數(shù)據(jù)被時(shí)鐘同步移入DSP，同時(shí)跟隨兩位尾隨的0。

4 結(jié)論

近幾年來，隨著便攜式、手提式電子產(chǎn)品的日益增多，MAXIM系列產(chǎn)品的應(yīng)用也越來越廣 泛，這里詳細(xì)介紹了MAX121芯片在數(shù)字信號(hào)處理高速串行接口電路方面的應(yīng)用。同時(shí)MAX121集成電路也在語言識(shí)別和合成、DSP伺服合成、頻譜分析等領(lǐng)域都有廣泛的應(yīng)用。

編輯：jq