0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何基于Vitis中把設(shè)置信息傳遞到底層的Vivado

XILINX開(kāi)發(fā)者社區(qū) ? 來(lái)源:XILINX開(kāi)發(fā)者社區(qū) ? 作者:Hong Han ? 2021-07-28 10:12 ? 次閱讀

在Vitis 統(tǒng)一軟件平臺(tái)中使用v++ -link命令,可以把各種類型Kernel(C, C++, OpenCL C, 以及 RTL)的對(duì)象文件(.XO)整合到目標(biāo)平臺(tái)中,最終生成器件的二進(jìn)制文件XCLBIN

在Vitis完成這個(gè)過(guò)程的底層,實(shí)際調(diào)用的是Vivado。Vitis會(huì)指定默認(rèn)的Vivado策略來(lái)執(zhí)行綜合和實(shí)現(xiàn)的步驟。當(dāng)默認(rèn)的Vivado策略無(wú)法達(dá)到預(yù)期的時(shí)序要求時(shí),我們需要在Vivado中分析時(shí)序問(wèn)題的原因(不在本篇中詳細(xì)討論), 并根據(jù)時(shí)序失敗的原因調(diào)整Vivado各個(gè)步驟的選項(xiàng)。有時(shí)我們也需要調(diào)整Vivado各個(gè)步驟的選項(xiàng)做不同方向的優(yōu)化。

在Vitis中提供了“--vivado” 選項(xiàng)來(lái)精細(xì)控制Vivado各個(gè)步驟的選項(xiàng),幾乎所有期望加在Vivado中的選項(xiàng)都可以通過(guò)這個(gè)選項(xiàng)傳遞給Vivado。以下操作如何選擇合適的選項(xiàng)需要對(duì)于Vivado的運(yùn)行機(jī)制有一定的了解,對(duì)于Vivado不熟悉的用戶,建議先閱讀UG901以及UG904,兩者分別是綜合和實(shí)現(xiàn)的使用手冊(cè)

1. 對(duì)于應(yīng)用于Vivado的參數(shù)使用選項(xiàng):

--vivado.param 《object》《parameter》=《value》

舉例:

--vivado.param project.writeIntermediateCheckpoints=1

對(duì)應(yīng)Vivado中參數(shù)設(shè)置的命令:

set_param project.writeIntermediateCheckpoints

這個(gè)命令也可以放在Vivado各個(gè)階段的TCL.PRE/TCL.POST所指定的腳本中用--vivado.prop 執(zhí)行(參考“Vivado工程的屬性設(shè)置”的內(nèi)容)

對(duì)應(yīng)configure文件的內(nèi)容:

[vivado]

param=project.writeIntermediateCheckpoints=1

2. 對(duì)于Vivado工程的屬性設(shè)置:

--vivado.prop 《object_type》?!秓bject_name》?!秔rop_name》

這里的Object_type是可以是run, fileset, file 或者 project

舉例:

v++ --link --vivado.prop run.impl_1.STEPS.PHYS_OPT_DESIGN.IS_ENABLED=true

--vivado.prop run.impl_1.STEPS.PHYS_OPT_DESIGN.ARGS.DIRECTIVE=Explore

--vivado.prop run.impl_1.STEPS.PLACE_DESIGN.TCL.PRE=/…/xxx.tcl

《1》 指定了在Vivado 實(shí)現(xiàn)階段執(zhí)行PHYS_OPT_DESIGN步驟

(注:Vivado中PHYS_OPT_DESIGN步驟默認(rèn)并不執(zhí)行)

《2》 指定了在PHYS_OPT_DESIGN步驟采用的directive 是 Explore

《3》 指定了在Place_design之前需要先執(zhí)行一個(gè)tcl腳本。

對(duì)應(yīng)configure文件的內(nèi)容:

[vivado]

prop=run.impl_1.steps.phys_opt_design.is_enabled=1

prop=run.impl_1.STEPS.PHYS_OPT_DESIGN.ARGS.DIRECTIVE=Explore

prop=run.impl_1.STEPS.PLACE_DESIGN.TCL.PRE=/…/xxx.tcl

不少Vivado實(shí)現(xiàn)階段的選項(xiàng)無(wú)法直接在Vivado工程模式的各個(gè)階段的既有選項(xiàng)中直接體現(xiàn),例如在opt_design 階段,我只想執(zhí)行 -sweep 選項(xiàng),這時(shí)我們可以用到這些步驟的“More Option”

opt_design -sweep 相當(dāng)于在在工程模式中設(shè)置opt_design的More option 為 -sweep

由于“More Option” 這個(gè)選項(xiàng)中含有空格,使用起來(lái)要相當(dāng)小心。一旦用錯(cuò),這個(gè)選項(xiàng)在v++中可能和其他的選項(xiàng)混淆,導(dǎo)致工具報(bào)一些看似無(wú)關(guān)的錯(cuò)誤

示例:

--vivado.prop “run.impl_1.{STEPS.OPT_DESIGN.ARGS.MORE OPTIONS}={-sweep}”

我們先將Vivado的相關(guān)屬性加到Vitis link的選項(xiàng)中

245df7b6-ebf1-11eb-a97a-12bb97331649.png

完成Vitis platform link之后,打開(kāi)生成的Vivado 工程,我們可以看到之前設(shè)置的Vivado 屬性都能體現(xiàn)在底層Vivado工程中:

(Vivado工程文件所在目錄(不同版本可能有所差異):

XX/XX_system_hw_link/Hardware/binary_container_1.build/link/vivado/vpl/prj/prj.xpr)

246a7176-ebf1-11eb-a97a-12bb97331649.png

在Vivado 的TCL CONSOLE中可以執(zhí)行g(shù)et _param命令查看parameter是否已經(jīng)設(shè)置成功:

24b9bfa6-ebf1-11eb-a97a-12bb97331649.png

本片文章來(lái)自賽靈思高級(jí)工具產(chǎn)品應(yīng)用工程師 Hong Han

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    145

    瀏覽量

    7360

原文標(biāo)題:開(kāi)發(fā)者分享 | 如何在Vitis中把設(shè)置信息傳遞到底層的Vivado (上)

文章出處:【微信號(hào):gh_2d1c7e2d540e,微信公眾號(hào):XILINX開(kāi)發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    使用Python腳本備份華為交換機(jī)的配置信息

    在現(xiàn)代網(wǎng)絡(luò)管理,備份交換機(jī)的配置信息是一項(xiàng)至關(guān)重要的任務(wù)。備份可以確保在交換機(jī)發(fā)生故障或配置錯(cuò)誤時(shí),能夠迅速恢復(fù)到之前的工作狀態(tài)。本文將詳細(xì)介紹如何使用Python腳本備份華為交換機(jī)的配置信息。
    的頭像 發(fā)表于 08-12 17:50 ?425次閱讀
    使用Python腳本備份華為交換機(jī)的配<b class='flag-5'>置信息</b>

    神經(jīng)元的信息傳遞方式是什么

    神經(jīng)元是神經(jīng)系統(tǒng)的基本單位,它們通過(guò)電信號(hào)和化學(xué)信號(hào)的方式進(jìn)行信息傳遞。 神經(jīng)元的信息傳遞方式 神經(jīng)元的結(jié)構(gòu)和功能 神經(jīng)元是神經(jīng)系統(tǒng)的基本單位,它們具有接收、處理和
    的頭像 發(fā)表于 07-03 11:27 ?834次閱讀

    abb機(jī)器人怎么設(shè)置原點(diǎn)位置信號(hào)

    ABB機(jī)器人設(shè)置原點(diǎn)位置信號(hào)是一個(gè)重要的步驟,它可以幫助機(jī)器人準(zhǔn)確地定位和執(zhí)行任務(wù)。 了解原點(diǎn)位置信號(hào)的重要性 原點(diǎn)位置信號(hào)是機(jī)器人編程和操作的基礎(chǔ)。它為機(jī)器人提供了一個(gè)參考點(diǎn),使得機(jī)
    的頭像 發(fā)表于 06-17 09:24 ?1449次閱讀

    AMD Vitis?設(shè)計(jì)工具的Libraries新功能介紹

    AMD Vitis? 2023.2 設(shè)計(jì)工具是 Vitis 設(shè)計(jì)工具變化較大的一個(gè)版本,設(shè)計(jì)流程和界面都發(fā)生了變化。
    的頭像 發(fā)表于 05-29 09:50 ?466次閱讀
    AMD <b class='flag-5'>Vitis</b>?設(shè)計(jì)工具<b class='flag-5'>中</b>的Libraries新功能介紹

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    2023.2的classic Vitis IDE工程的方法是編譯好vivado工程后重新導(dǎo)出硬件.xsa 基于導(dǎo)出的硬件重新生成平臺(tái)工程和應(yīng)用工程。 工程編譯好后單擊Vitis菜單下的Export
    發(fā)表于 03-24 17:14

    Vitis2023.2使用之—— classic Vitis IDE

    AMD官網(wǎng)下載全系統(tǒng)安裝包,或下載網(wǎng)頁(yè)版安裝包,安裝好vitis全套組件。打開(kāi)vivado建一個(gè)測(cè)試工程編譯好后,在tcl命令輸入框子輸入命令 vitis –classic 即可打開(kāi)傳統(tǒng)的GUI界面
    發(fā)表于 03-24 16:15

    RNC_OTF_Exec函數(shù)在otf階段,pwm輸出是關(guān)閉的,如何獲得轉(zhuǎn)子位置信息

    RNC_OTF_Exec函數(shù)在otf階段,pwm輸出是關(guān)閉的,如何獲得轉(zhuǎn)子位置信息?
    發(fā)表于 03-12 06:14

    LabVIEW模板匹配位置信息導(dǎo)出

    大家好,我在利用ni vision assistant生成的模板匹配界面時(shí),想要將每一個(gè)匹配物體的位置信息導(dǎo)出到word或者Excel,但是他這個(gè)匹配個(gè)數(shù)不確定,怎么樣匹配到的所有物體信息導(dǎo)出呀?利用哪些編程?謝謝大家了
    發(fā)表于 03-11 20:22

    在做simulink+tasking自動(dòng)代碼生成時(shí),編譯找不到底層文件是為什么?

    在做simulink+tasking自動(dòng)代碼生成時(shí),編譯找不到底層文件,將文件添加進(jìn)去后,會(huì)出現(xiàn)RT或NRT等重復(fù)定義
    發(fā)表于 02-20 08:06

    大屏幕拼接顯示系統(tǒng):實(shí)現(xiàn)高效信息傳遞的策略

    隨著數(shù)字化時(shí)代的到來(lái),大屏幕拼接顯示系統(tǒng)已經(jīng)成為各類企業(yè)和組織傳遞信息的重要工具。如何利用大屏幕拼接顯示系統(tǒng)實(shí)現(xiàn)高效的信息傳遞,提升觀眾的體驗(yàn)和認(rèn)知,是擺在我們面前的重要課題。本文將探討大屏幕拼接
    的頭像 發(fā)表于 01-26 14:28 ?413次閱讀

    Vitis2023.2全新GUI的功能特性介紹

    Vitis2023.2之前就安裝過(guò)了,vivado 2023.2相比于2023.1區(qū)別不明顯,但嵌入式平臺(tái)vitis2023.2的變化很大,有種vscode的既視感,更符合軟件開(kāi)發(fā)人員的習(xí)慣。
    的頭像 發(fā)表于 01-05 09:42 ?1138次閱讀
    <b class='flag-5'>Vitis</b>2023.2全新GUI的功能特性介紹

    Vitis AI用戶指南

    電子發(fā)燒友網(wǎng)站提供《Vitis AI用戶指南.pdf》資料免費(fèi)下載
    發(fā)表于 01-03 10:51 ?1次下載
    <b class='flag-5'>Vitis</b> AI用戶指南

    Vitis 統(tǒng)一軟件平臺(tái)文檔

    AMD Vitis 軟件平臺(tái)是一款開(kāi)發(fā)環(huán)境,主要用于開(kāi)發(fā)包括 FPGA 架構(gòu)、Arm 處理器子系統(tǒng)和 AI 引擎在內(nèi)的設(shè)計(jì)。Vitis 工具與 AMD Vivado ML 設(shè)計(jì)套件相結(jié)合,可為
    的頭像 發(fā)表于 12-20 10:00 ?456次閱讀
    <b class='flag-5'>Vitis</b> 統(tǒng)一軟件平臺(tái)文檔

    VIVADO軟件使用問(wèn)題總結(jié)

    【關(guān)鍵問(wèn)題?。。?!重要?。。 ?b class='flag-5'>VIVADO會(huì)在MESSAGE窗口出提示很多錯(cuò)誤和警告信息!
    的頭像 發(fā)表于 12-15 10:11 ?1647次閱讀
    <b class='flag-5'>VIVADO</b>軟件使用問(wèn)題總結(jié)

    SMP多核啟動(dòng)向內(nèi)核傳遞參數(shù)信息

    spin_table_cpu_release_addr的傳遞 由于在armv8架構(gòu)下, uboot只能通過(guò)devicetree向內(nèi)核傳遞參數(shù)信息 ,因此當(dāng)其開(kāi)啟了
    的頭像 發(fā)表于 12-05 15:32 ?382次閱讀
    SMP多核啟動(dòng)向內(nèi)核<b class='flag-5'>傳遞</b>參數(shù)<b class='flag-5'>信息</b>