臺積電推出N4P工藝，“真4nm”還是“數(shù)字游戲”？

近日，全球晶圓代工龍頭臺積電宣布推出4nm制程工藝——N4P，希望借此贏得明年蘋果公司A16處理器代工訂單。臺積電表示，憑借5nm（N5）、4nm（N4）、3nm（N3）、以及最新的N4P制程，將能夠?yàn)楫a(chǎn)業(yè)界提供多樣且強(qiáng)大的技術(shù)組合選擇。

說是4nm工藝，實(shí)際上N4P和此前臺積電推出的N6性質(zhì)一樣，都是當(dāng)前工藝節(jié)點(diǎn)的進(jìn)一步增強(qiáng)版。從下圖能夠看出，在臺積電追隨摩爾定律的工藝節(jié)點(diǎn)推進(jìn)路線圖中，是沒有6nm這一標(biāo)識的。

實(shí)際上，N4P工藝是臺積電5nm工藝的第三個(gè)增強(qiáng)版本，繼N5、N5P和N4工藝之后，臺積電在N4P工藝中進(jìn)一步改善了工藝性能。根據(jù)臺積電的介紹，N4P工藝相較于第一代N5工藝，晶體管密度增加了6%，效能上提升了11%，比上一代N4工藝效能提升了6%。此外，N4P工藝進(jìn)一步降低了芯片的功耗，相較N5工藝降低了22%。

此外，在N4P工藝上，臺積電進(jìn)一步減少了光罩層數(shù)，進(jìn)而降低了芯片制造的復(fù)雜度，并改善客戶產(chǎn)品的生命周期。為了方便客戶在N5和N4節(jié)點(diǎn)上進(jìn)行產(chǎn)品移植，臺積電表示，將尋求最大限度地提高 N4 和 N5 之間的設(shè)計(jì)兼容性，降低將設(shè)計(jì)完全移植到新節(jié)點(diǎn)的成本。

臺積電業(yè)務(wù)發(fā)展高級副總裁 Kevin Zhang 博士指出：“通過 N4P工藝，臺積電加強(qiáng)了我們的先進(jìn)邏輯半導(dǎo)體技術(shù)組合，每一項(xiàng)都具有獨(dú)特的性能、功效和成本組合。N4P 經(jīng)過優(yōu)化，可為 HPC 和移動應(yīng)用提供進(jìn)一步增強(qiáng)的先進(jìn)技術(shù)平臺?！?br />
臺積電表示，N4P工藝設(shè)計(jì)將得到臺積電針對硅IP和EDA綜合設(shè)計(jì)生態(tài)系統(tǒng)的大力支持。得益于臺積電及其 Open Innovation Platform合作伙伴幫助加快產(chǎn)品開發(fā)周期，首批基于 N4P 技術(shù)的產(chǎn)品有望在 2022 年下半年流片。

臺積電發(fā)布N4P工藝之后，WikiChip官網(wǎng)針對臺積電的技術(shù)路線進(jìn)行了擴(kuò)充，如上圖所示。我們能夠發(fā)現(xiàn)一個(gè)很有趣的現(xiàn)象，當(dāng)工藝節(jié)點(diǎn)一點(diǎn)點(diǎn)縮小后，臺積電在每一個(gè)“標(biāo)準(zhǔn)節(jié)點(diǎn)”上，分化出了越來越多的延伸工藝。有從業(yè)者認(rèn)為，臺積電此舉從側(cè)面反應(yīng)出目前摩爾定律演進(jìn)的壓力，后續(xù)N3和N2工藝節(jié)點(diǎn)，預(yù)計(jì)會延伸出更多的“工藝旁支”，以掩蓋摩爾定律失速的事實(shí)。

從時(shí)間節(jié)點(diǎn)上我們不難看出，臺積電N4P工藝的目標(biāo)是明年蘋果A16處理器訂單。根據(jù)此前的報(bào)道，蘋果A16處理器確實(shí)將會采用臺積電4nm工藝，以此實(shí)現(xiàn)更強(qiáng)的性能表現(xiàn)。根據(jù)爆料消息，憑借臺積電N4P工藝，以及芯片內(nèi)部的架構(gòu)創(chuàng)新（CPU大核升級為Avalanche、小核升級為Blizzard），A16處理器相較于A15處理器的性能提升將會達(dá)到20%以上，有爆料稱是22%。

可能有人會疑惑，此前臺積電不是說2022年下半年大規(guī)模量產(chǎn)3nm嗎？N4P的出現(xiàn)是否意味著N3的延期，從目前的爆料消息來看，三星和臺積電的3nm進(jìn)展都不如預(yù)想中那么順利，存在漏電和性能提升不達(dá)標(biāo)等情況，預(yù)計(jì)臺積電3nm量產(chǎn)時(shí)間將推遲4個(gè)月左右，很有可能為蘋果A17處理器提供代工服務(wù)。