運算放大器測試基礎第1部分：電路測試主要運算放大器參數(shù)

Other Parts Discussed in Post:OPA369

作者：Martin Rowe — 2011 年 11 月 16 日

1979 年 1 月，《電子測試》發(fā)表了一篇文章稱，一款單個測試電路可“執(zhí)行對任何運算放大器全面檢查所需的所有標準 DC 測試”（參考資料 1）。單個測試電路在那個時候可能夠用，但今天并非如此，因為現(xiàn)代運算放大器具有更全面的規(guī)范。因此，單個測試電路不再包攬所有 DC 測試。

現(xiàn)在經(jīng)常使用三種測試電路拓撲對運算放大器 DC 參數(shù)進行工作臺及生產測試。這三種拓撲為 （1） 雙運算放大器測試環(huán)路、（2） 自測試環(huán)路（有時稱故障求和點測試環(huán)路）和 （3） 三運算放大器環(huán)路。您可使用這些電路測試 DC 參數(shù)，其中包括靜態(tài)電流 （IQ）、電壓失調 （VOS）、電源抑制比 （PSRR）、共模抑制比 （CMRR） 以及 DC 開環(huán)增益 （AOL）。

靜態(tài)電流

靜態(tài)電流是指器件輸出電流等于零時其所消耗的電流。盡管 IQ 測試看起來相當簡單，但也必須注意確保良好的結果，尤其是在處理極高或極低 IQ 部件時。圖1是可用來測試 IQ 及其它參數(shù)的三種實用電路，其必須考慮若干負載電流情況。這包括測試環(huán)路中的反饋電流。實際上，反饋電阻器 Rf 也能給器件帶來負載，影響 IQ 測量。

圖 1.這三款電路可用來測量靜態(tài)電流 （IQ） 。

我們以測試 OPA369 運算放大器為例來說明這些電路。該部件的最大靜態(tài)電流是每通道 1μA。最大輸入失調電壓為 750μV。圖 1 中的雙運算放大器環(huán)路電路可為被測試器件的輸出提供 750.75mV 的電壓。這種輸入電壓可使 Rf 通過 15μA 的電流。該電流來自電源，會給任何測量增加誤差。因此在進行 IQ 測量之前，必須采取措施確保輸出電流真的等于零。

自測試電路不是測量極低靜態(tài)電流的最高效電路，因為輸出必須提供反饋電流。在該實施過程中，輸出必須根據(jù)增益后的電壓失調 VOS 調整（并非易事），或者需要斷開以上原理圖中的 50Ω 電阻器，以消除反饋電流。雙放大器環(huán)路可通過增加另一個放大器來達到零輸出要求。精心選擇低輸入偏置電流環(huán)路放大器，可使輸出電流產生的誤差非常小。

此外，三運算放大器環(huán)路也可幫您測量 IQ，但要注意被測量器件輸出端的 1MΩ 電阻器，這將成為一個問題，因為無論測量哪種參數(shù)，它總是一個寄生負載。如果測量輸出負載電流，該電阻器就代表一個附加負載。此外，還必須考慮該電阻器的噪聲問題，在 0.1Hz 至 10kHz 的頻率下 1MΩ 電阻器的噪聲為 85μVp-p。使用 100kΩ 電阻器可將噪聲降低至 27μVp-p。因此，降低電阻器值可降低噪聲，但被測量器件輸出端的寄生電阻器負載隨后會更明顯。

電壓失調

VOS 測試是測量運算放大器大多數(shù)其它 DC 技術參數(shù)的基礎。因此要格外注意測試電路，以確保在測試其它參數(shù)時電路也能良好工作。如果沒有選擇好該測試配置，會影響到其它 DC 測量。

VOS 的定義方式有多種，常見方式包括：“無輸入信號或無電源電阻時提供零輸出電壓所需的差分 DC 輸入電壓”（參考資料 2），或者“在任一輸入端至接地的路徑中無其它輸入信號及電阻為零時提供零輸出電壓所需的差分 DC 輸入電壓”（參考資料 3）。另一種定義方式為“在輸入偏置電流為零時在運算放大器輸出端提供零電壓所需的差分 DC 輸入電壓”，這是測量輸入失調電壓的理想理論方法，并不具有實踐意義，因為零輸入偏置電流的運算放大器并不存在。

根據(jù)以上定義，您既可將低輸出、高精度、高分辨率的可變電壓電源連接至運算放大器的輸入端，也可調節(jié)輸入電壓，直到輸出電壓為零。那么輸入失調電壓就只是所應用輸入電壓的反選。

這種方法存在兩個嚴重問題。在測試具有極高開環(huán)增益的運算放大器時，必須確保電壓電源的分辨率小于 1 微伏才能保證獲得任意程度的可重復性。此外，還必須使用迭代接近法使輸出電壓為零。系統(tǒng)中的噪聲會耦合到電壓電源和運算放大器中，使高速自動化測試環(huán)境下的測量和控制幾乎無法實現(xiàn)。

圖 2. 使用該電路測量電壓失調 VOS。

由于理想方法的這些問題，因此在工作臺測試環(huán)境下所選擇的常用方法是將被測試器件放在反相增益配置中，如圖2所示。這種方法的優(yōu)勢在于不僅被測試器件很穩(wěn)定，而且通常不需要額外的補償。

此外，測試電路可能還需要在非反相輸入與接地之間提供一個 50Ω 電阻器，以抵消輸入偏置電流。不過，對于輸入偏置電流極低的運算放大器而言，該電阻器的唯一真正“貢獻”就是增加噪聲。對于 100pA 的器件來說，沒有該電阻器時附加誤差只有 0.005μV。這種抵消作用只有在偏置電流的方向和量級都相等時才起作用。

圖 2 中的電路是圖 1 中自測試求和點方法的簡略，但沒有電阻器 R1 和 R2。該電路對大多數(shù)運算放大器來說具備固有的穩(wěn)定性，其通常可壓倒任何潛在的不足，使之成為首選測試電路。

如果使用圖 2 中的測試電路進行其它測試，其缺點就會顯現(xiàn)。例如，圖 2 中的電路會對測量 IQ 和 AOL 等其它參數(shù)產生影響。

這種未驅動的電路會導致 VOS 誤差，誤差值等于（VOS* 閉環(huán)增益）* AOL（單位是V/V）。該誤差可能無關緊要，也可通過應用適當?shù)?VIN 使 VOUT 為 0.0V 來降低。

可使用以下計算公式 1 調整所需輸出的輸出端誤差補償公式。

VOUT = （2 * ASJ + ACL - ASJ） * VOUT（理想） （公式 1）

其中 ASJ 是求和點增益，ACL 是閉環(huán)增益。

通常可在測試環(huán)路中使用一個附加放大器，如圖 1 雙放大器環(huán)路所示。這種配置最接近 VOS 定義的要求。被測試器件的輸出保持在環(huán)路放大器至接地的 VOS 之內。如果環(huán)路放大器支持 VOS 調節(jié)，或者您可通過控制非反相輸入來消除失調，就可以不管環(huán)路放大器的失調。通過這種方法，您就可使被測試器件的輸出為零。在 VOUT 端測得的電壓為 1001*VOS。除非有負載連接至被測試器件的輸出端，否則該輸出必須只提供環(huán)路放大器輸入偏置電流。在測量靜態(tài)電流時，這對于低 IQ 部件而言是個重要的注意事項。在前面的兩款電路中，被測試器件必須將反饋電流提供給 Rf。

通過將環(huán)路放大器的非反相輸入連接至可編程電壓電源，便可測量運算放大器的其它性能參數(shù)，例如 AOL、輸出擺幅和 CMRR。由于環(huán)路控制電壓是變化的，因此被測試器件的輸出會嘗試與控制電壓匹配。

注意，雙放大器環(huán)路有以下缺點：

比自測試電路更復雜；

需要環(huán)路補償，因為電路本身并不穩(wěn)定；

只能在環(huán)路放大器的共模范圍內控制被測試器件的輸出。

如果環(huán)路未得到適當補償，電路就會振蕩。您可通過與 Rf 并聯(lián)一個適當?shù)?a target="_blank">電容器來穩(wěn)定環(huán)路。為環(huán)路放大器布置適當?shù)?RC 組合也能穩(wěn)定環(huán)路。我們將在以后的文章中探討該環(huán)路補償問題。

雙放大器環(huán)路測試法的一種變化形式為三放大器環(huán)路，其可通過電流引導實現(xiàn)對被測試器件輸出電壓的控制。該環(huán)路的補償可通過第二個環(huán)路放大器的 RC 組合進行設置。與在雙運算放大器電路中一樣，被測試器件的電壓失調也是在 VOUT 端測量，而且 VOUT 是電壓失調的 1001 倍。該電路拓撲可解決前一種電路的被測試器件輸出擺幅限制問題。如果需要更大的輸出擺幅，可以減小與環(huán)路控制電壓串聯(lián)的電阻器。

注意，三放大器環(huán)路存在如下缺點：

比其它電路更復雜；

需要環(huán)路補償，因為電路本身不穩(wěn)定；

被測試器件的輸出總是具有 1MΩ 的最小負載。

電源抑制比

PSRR 是電源電壓變化絕對值與運算放大器輸入失調電壓變化的比值。簡單來說，就是運算放大器在特定范圍內抑制電源電壓變化的能力。由于需要失調電壓來完成該測量，因此您可使用現(xiàn)有技術來測量 VOS。圖 1 中的三種測試環(huán)路都可用來完成 PSRR 測量。方法是將電源 +VS 和 -VS 設置為被測試器件的最低電源電壓，并測量 1001*VOS。接下來，將電源電壓設置為被測試器件的最大電壓，然后再次測量 1001*VOS。公式 2 和公式 3 是 PSRR 的計算方法。

公式 2

公式 3

在使用這種方法時，有些運算放大器需要考慮其它因素。這些運算放大器有足夠低的工作電壓，電源的中間點（零共模電壓）可超過低電源配置運算放大器所允許的最大共模電壓。有些軌至軌輸入器件有多個輸入級，可在這種條件下平穩(wěn)工作，但它們會轉換至不同的輸入級，導致 PSRR 計算誤差。在這兩種放大器中，固定共模電壓可防止共模飽和或輸入級轉換。為 PSRR 測試的這兩種測量方法保持恒定共模電壓，會產生一個可在 PSRR 計算過程中抵消的錯誤。這些器件所需的實際共模電壓將根據(jù)放大器輸入級的拓撲變化而變化。

共模抑制比

CMRR 是差分電壓增益與共模電壓增益之比，也就是運算放大器在特定范圍內抑制共模電壓的能力。由于需求失調電壓來完成該測量，因此您可使用現(xiàn)有 VOS 測量技術來測量 CMRR。

圖 3. 該雙放大器環(huán)路可幫助您測量運算放大器的 CMRR。

在該測試過程中，需要改變輸入共模電壓并測量運算放大器 VOS 的變化。最顯而易見的方法是向被測試器件的非反相輸入端應用共模電壓。該方法需要測量系統(tǒng)以所應用的共模電壓為參考。圖3是雙放大器環(huán)路的測試設置。

如果您希望完成相關接地的所有測量，應將非反相輸入連接至接地，并以跟蹤方式正向或負向移動電源，以向放大器應用有效共模電壓。必須使輸出處于電源的中間點，才能消除影響 CMRR 測量的 AOL 誤差。公式 4 和公式 5 是 CMRR 的計算方法。

公式4

公式 5

DC 開環(huán)增益

AOL 是輸出電壓與差分輸入電壓之比。該測量需要測量多個點的輸入失調電壓并計算 AOL。

測量 AOL 時需要了解一下被測量運算放大器的輸出行為。理想情況下，運算放大器可能一直擺動至兩個電源軌。實際并非如此。AOL 在給定負載下與電軌有一定的距離。

假設輸出可從 VOUT（正）擺動至 VOUT（負）。如果使輸出達到 VOUT（正），被測試器件輸入端的電壓就將為 VOS + VIN（正）。需要額外的電壓 VIN（正）將輸出驅動到 VOUT（正）。相反，如果使輸出達到 VOUT（負），被測試器件輸入端的電壓就將變?yōu)?VOS + VIN（負）。您需要測量輸入端的這種變化，以實現(xiàn)所需的滿量程輸出。

使用圖1測量 AOL 的方法是：

1. 將適當負載連接至被測試器件；

2. 根據(jù)正向擺幅的產品說明書規(guī)范，利用 VIN 強制設置 VOUT（正）；

3. 測量 V（1），即 1001*（VOS + VIN（正））

4. 然后根據(jù)負向擺幅的產品說明書規(guī)范，利用 VIN 強制設置 VOUT（負）；

5. 測量 V（2），即 1001 *（VOS + VIN（負））

6. 計算：

7. 用測量值替代 VIN（正）和 VIN（負）。

8. 請注意，公式中沒有了 VOS。

在以后的文章中，我們將介紹設計和測試運算放大器時需要關注的輸入偏置電流測試情況和誤差源。我們將提供一款測試電路，您可用它來整合自測試電路與雙放大器環(huán)路，充分發(fā)揮這兩種測試方法的優(yōu)勢。第三篇文章將介紹補償問題，因為如果沒有適當?shù)难a償，雙放大器環(huán)路就會發(fā)生振蕩?！稖y量測試世界》

參考資料

Lewis， Don，《測試運算放大器》，摘自《電子測試》1979 年 1 月刊第 76 頁至 82 頁；

Graeme， Jerald G.、Tobey， Gene E.和 Huelsman， Lawrence P.，《運算放大器設計與應用》，McGraw Hill Book Company，紐約，1971 年第 454 頁；

Wait， John V.、Huelsman， Lawrence P.和 Korn， Granino A.《運算放大器理論與應用介紹》，McGraw Hill Book Company，紐約，1975 年第 101 頁。

其它文獻

美國國家半導體公司在其《Linear Edge》雜志上發(fā)表了《運算放大器的測試方法》（Christensen， John 的《運算放大器測試電路》刊登在《Linear Edge》第 7期（1993 年夏季）第 14-16 頁；Christensen， John 的《運算放大器測試電路 — 第 2 部分》刊登在《Linear Edge》第 8 期（1994 年冬季）第 15-19 頁）。

David R. Baum是德州儀器 （TI） 的一名模擬 IC 設計工程師，負責開發(fā)用于 LCD 和 AMOLED 電視的產品設計。David 擁有超過 27 年的豐富模擬設計經(jīng)驗和至少 7 項專利。他畢業(yè)于位于亞利桑那州圖森市的亞利桑那大學，以優(yōu)異的成績獲得電子工程學士學位、MBA 以及德國文學碩士學位。郵件地址：ti_davidbaum@list.ti.com。

Daryl Hiser是 TI 高精度運算放大器產品部的高級測試工程師，負責制定和執(zhí)行新產品的測試與特性描述方案，擁有兩項專利。他畢業(yè)于位于亞利桑那州 Flagstaff 市的北亞利桑那大學，獲動物學理學學士學位。郵件地址：ti_darylhiser@list.ti.com。

原文鏈接：

http://www.edn.com/design/test-and-measurement/4389306/The-basics-of-testing-op-amps-part-1--br--Circuits-test-key-op-amp-parameters

編輯：jq