PCIe 5.0推行下再迎爆點(diǎn)的扇出緩沖器

作為一種高速總線接口技術(shù)，PCIe具有很多優(yōu)勢(shì)，比如大帶寬和模塊化，采用標(biāo)準(zhǔn)獨(dú)特連接時(shí)可以優(yōu)化成本及可靠性等。隨著PCIe的應(yīng)用日漸普及，越來(lái)越多的平臺(tái)開(kāi)始過(guò)渡到更新的PCIe標(biāo)準(zhǔn)。

PCIe 5.0作為最新一代的PCIe的標(biāo)準(zhǔn)，理所當(dāng)然地成了數(shù)據(jù)中心高速計(jì)算處理持續(xù)演進(jìn)的關(guān)鍵。不僅是作為CPU與AI加速器之間的紐帶，越來(lái)越多的存儲(chǔ)方案也開(kāi)始從SAS/SATA轉(zhuǎn)向PCIe，包括固態(tài)硬盤(pán)。不僅如此，在AI/ML這樣的工作負(fù)載轉(zhuǎn)變下，PCIe在PC、工作站、數(shù)據(jù)通信乃至汽車上的出鏡率也越來(lái)越高，異構(gòu)計(jì)算等架構(gòu)也對(duì)帶寬提出了更高的需求。

除了最小的PCIe系統(tǒng)以外，幾乎所有系統(tǒng)中都需使用PCIe時(shí)鐘分配器件，也就是緩沖器。 器件有限的引腳數(shù)目限制了單個(gè)器件中可以生成的PCIe時(shí)鐘數(shù)量。某些情況下，電路板布線要求也會(huì)限制可在單個(gè)區(qū)域中可分配的時(shí)鐘數(shù)量。

扇出緩沖器可將單個(gè)時(shí)鐘從擁擠的電路板區(qū)域引出至需要多份拷貝的區(qū)域，然后緩沖器在本地扇出時(shí)鐘。此外，在只有來(lái)自連接器的單PCIe時(shí)鐘，卻需要多份拷貝的情況下，也得靠扇出緩沖器來(lái)解決問(wèn)題。

TI

TI的LMK00334就是一款經(jīng)典的4路輸出HCSL扇出緩沖器，具備兩組雙差分輸出。該緩沖器采用了3：1輸入多路復(fù)用器，其中兩個(gè)通用輸入工作頻率高達(dá)400MHz，接受LVPECL、LVDS、CML、SSTL、HSTL、HCSL或單端時(shí)鐘，另一個(gè)晶振輸入則可以接受10MHz到40MHz的晶振或單端時(shí)鐘。

LMK00334 / TI
該緩沖器兼容PCIe Gen1至Gen5的標(biāo)準(zhǔn)，在100MHz PCIe 5.0下的附加相位抖動(dòng)低至30fs RMS。LMK00334的輸入和性能特性，讓其成了替代固定輸出緩沖器的不二之選，如此低的附加抖動(dòng)在服務(wù)器、射頻拉遠(yuǎn)單元和基站單元可以說(shuō)是一大優(yōu)勢(shì)。

瑞薩

瑞薩的9DBL0255和9DBL0455是針對(duì)PCIe 1到5應(yīng)用的PCIe時(shí)鐘扇出緩沖器，分別為2輸出和4輸出，其中9DBL0455的工作頻率可高至267MHz。根據(jù)瑞薩在規(guī)格書(shū)上提供的數(shù)據(jù)，該系列在PCIe 5.0下可以做到小于15fs RMS的附加抖動(dòng)值，在156.25MHz的高頻下典型附加抖動(dòng)為46fs RMS。

9DBL0255/0455原理圖 / 瑞薩

該系列最大的特點(diǎn)在與集成了一個(gè)開(kāi)漏信號(hào)丟失（LOS）輸出電路，用于指示是否存在輸入時(shí)鐘。瑞薩也有內(nèi)置PLL的PCIe緩沖器，不過(guò)在需要擴(kuò)頻的情況下，基本都要用到純扇出緩沖器。而且在沒(méi)有旁路mux的情況下，也進(jìn)一步降低了傳播延遲。

Skyworks

Skyworks在今年收購(gòu)Silicon Labs基礎(chǔ)設(shè)施和汽車業(yè)務(wù)后，Silicon Labs的部分產(chǎn)品全部歸到了Skyworks旗下，扇出緩沖器也是其中之一。Si53212、Si53208 和 Si53204 是Skyworks高性能、附加抖動(dòng)低的低功耗 PCIe 時(shí)鐘緩沖器產(chǎn)品系列，分別可以獲得 12、8 或 4 路 100 MHz 的 PCIe 時(shí)鐘輸出，均為非PLL的扇出緩沖器。

SI53212 原理圖 / Skyworks
除了100MHz以外，該系列還支持10MHz到200MHz的輸入頻率。該系列所有差分時(shí)鐘輸出均符合 PCIe Gen1/2/3/4/5 公共時(shí)鐘和單獨(dú)參考時(shí)鐘規(guī)格。該緩沖器產(chǎn)品系列支持?jǐn)U頻，可以用于對(duì)輸入時(shí)鐘進(jìn)行擴(kuò)頻直通，進(jìn)一步降低EMI以保證信號(hào)完整性。不過(guò)該系列的附加抖動(dòng)沒(méi)有做到極致，在PCIe 4.0下的附加抖動(dòng)典型值為0.04ps。

隨著越來(lái)越多的數(shù)據(jù)中心硬件設(shè)計(jì)正在使用1.5V或1.8V電源，以最大限度地降低整體功耗，比如網(wǎng)絡(luò)接口控制器（NIC）、PCIe總線擴(kuò)展器和高性能計(jì)算（HPC）加速器等。Si532xx系列緩沖器支持單個(gè)1.5V-1.8V電源供電，非常適合在這樣的低功耗設(shè)計(jì)中提供低抖動(dòng)PCIe時(shí)鐘分發(fā)。除了支持PCIe通用時(shí)鐘外，該系列也支持分離參考無(wú)展頻（SRNS）和分離參考獨(dú)立展頻（SRIS）架構(gòu)，能夠滿足各種應(yīng)用需求。

極景微半導(dǎo)體

為突破高性能時(shí)鐘芯片上“卡脖子”的困境，南京極景微半導(dǎo)體也在近日推出了兩款支持PCIe 5.0接口標(biāo)準(zhǔn)的4/8輸出時(shí)鐘扇出緩沖器，分別是US5D334和US5D338，前者可為輸入時(shí)鐘創(chuàng)建4個(gè)緩沖副本，后者可產(chǎn)生8個(gè)緩沖副本。

雖然沒(méi)有給出具體的數(shù)據(jù)，但極景微半導(dǎo)體稱US5D334和US5D338可以直接以PIN2PIN的方式替代TI的LMK00334和LMK00338，而且能與未來(lái)極景微自研的US6S208時(shí)鐘發(fā)生器結(jié)合，提供國(guó)產(chǎn)的高性能時(shí)鐘樹(shù)方案。極景微指出，這兩款扇出緩沖器與同類競(jìng)爭(zhēng)器件相比，支持銳降70%的附加抖動(dòng)，而且支持顯著提高的電源噪聲抑制。

小結(jié)

其實(shí)不只是數(shù)據(jù)中心，移動(dòng)互聯(lián)網(wǎng)和汽車電子也在推動(dòng)更高性能的時(shí)鐘解決方案，不少廠商也都推出了車規(guī)級(jí)的PCIe緩沖器。在PCIe 5.0從今年年底正式開(kāi)始鋪開(kāi)的情況下，扇出緩沖器市場(chǎng)也將迎來(lái)新一輪的爆發(fā)。