0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Aurora 8B/10B IP核(二)—時鐘、復位與狀態(tài)指示

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀

寫在前面
IP是什么?簡單來講,IP就是Xilinx或者第三方開發(fā)者把自己的邏輯模塊封裝成一個黑盒子,然后拿出來給別人用。那什么又是黑盒子?黑盒子就是你看不到里面的東西,你只能看到外面的接口。也就是說IP是某類可以不了解內(nèi)部構(gòu)造,僅僅需要對對外接口操作即可以使用的某類特定功能模塊。

封裝成黑盒子的好處是顯而易見的-----你無需對復雜的內(nèi)部結(jié)構(gòu)了如執(zhí)掌,只要能做到如何使用即可。可能有人會說了:那這豈不是不符合我們從小學習的“知其然,知其所以然”?不好意思,你是工程師,你不是科學家。老板只關(guān)心你把東西做出來、做好,不會關(guān)心這個東西你到底懂不懂。

說了這么多的意思就是。Aurora IP核這個東西我們會用就行了,不用糾結(jié)它具體是怎么實現(xiàn)的(當然知道肯定更好,無非就是個時間性價比的問題)。那么具體到一個FPGA IP類的黑盒子,我們需要了解哪些對外接口才能把它給用起來呢?無非就是三類:

  • 時鐘:對于一個系統(tǒng),時鐘架構(gòu)是必不可少的,根據(jù)其復雜程度,時鐘數(shù)量、種類也會不同
  • 復位:一個穩(wěn)健的系統(tǒng),各類復位信號也是不可缺少的(要能把IP初始化成功)
  • 指示:輔以數(shù)個指示信號,可以實現(xiàn)更好的操作、調(diào)試等交互功能

1、時鐘
時鐘看手冊好像很多,實際上真的與我們密切相關(guān)的無非就是4個。

首先我們打開IP定制界面的第一頁Core Options,可以看到3個時鐘:

poYBAGIMocSARtlnAABipwwAtwM120.png
  • GT Refclk :Aurora IP核是基于GT作為物理層實現(xiàn)的,所以時鐘GT Refclk就是GT的參考時鐘。GT的時鐘參考只能使用外部的差分時鐘,所以具體的值取決你板卡的硬件設計。默認125Mhz。
  • INIT CLK :初始化階段的時鐘 ,在上電初始化階段,可以使用該時鐘來驅(qū)動一些邏輯。默認值:50Mhz。
  • DRP CLK : DRP時鐘,動態(tài)重配置,一般沒用,默認值:50Mhz(通常一個內(nèi)部模塊需要進行配置,使用兩種方法:端口控制和配置參數(shù)控制。一個常見的應用就是線速率切換。這時候就需要利用DRP端口來調(diào)整部分參數(shù)的值,然后復位GTX,使GTX工作在不同的線速率下。)。

上面這三個時鐘,是IP核工作所需要的時鐘,也是我們需要提供給IP核的。此外,還有一個時鐘是IP核提供給我們的:user_clk。這個時鐘,是IP核根據(jù)設置的線速率及Lane的位寬計算出來的用戶時鐘,用戶需要傳輸?shù)臄?shù)據(jù)必須是該時鐘域下的數(shù)據(jù),否則會存在亞穩(wěn)態(tài)風險。關(guān)于user_clk值的計算我們在下一章節(jié)再討論。

基本就能總結(jié)了:1、GT Refclk的值根據(jù)對應硬件設計的來;INIT CLK 和DRP CLK可以用PLL或者MMCM生成;3、user_clk是用戶時鐘域,我們的數(shù)據(jù)收發(fā)接口應該工作在此時鐘域下。

2、復位
復位信號一定要好好了解,不然你的IP為什么起不來你都不知道咋回事!

復位信號用于將Aurora 8B/10B核心設置為一個已知的啟動狀態(tài)。在復位時,IP核停止任何當前操作并重新初始化一個新通道。在雙工模塊上,復位信號復位通道的TX和RX兩側(cè)。

復位案例1:雙工模式下的reset復位

復位信號reset需要至少維持6個時鐘周期,然后3個周期后,channel_up信號被拉低,表示傳輸通道建立失效

poYBAGIMocaAIXz4AAD5aZhorxA550.png

復位案例2:雙工模式下的gt_reset復位

復位信號gt_reset需要至少維持6個時鐘周期,然后一段時間后,user_clk也會失效(這是因為user_clk的時鐘來源是GT,gt_reset復位會從最底層的物理層復位),隨后channel_up信號被拉低,表示傳輸通道建立失效

pYYBAGIMociAeKfAAAE8CUv8LaU310.png

單工模式的復位步驟就不講了,請參考手冊。

雙工模式下的上電時序

雙工模式下,給FPGA上電時,gt_reset和reset信號都必須保持為高電平,與此同時GT的參考時鐘gt_clk和初始化時鐘init_clk都必須保持穩(wěn)定。

poYBAGIMocqAT-fFAAE1gBRI9Ic226.png

雙工模式下的正常操作復位時序

1. 在gt_reset斷言之前,reset信號必須穩(wěn)定保持128個user_clk時鐘周期的斷言
2. gt_reset斷言保持一段時間(圖中所示為1s)
3. 在gt_reset取消斷言一段時間后,reset取消斷言

pYYBAGIMocyAYZEzAAE2LDnvmYw034.png

3、狀態(tài)指示
Aurora IP還提供了一系列的指示接口出來,方便我們進行調(diào)試:

pYYBAGIMoc2AJpbsAAEWwaPwCLU388.png
  • loopback:回環(huán)模式,實際使用一般接到0
  • power down:高電平有效。當其為高時,GT會進入非工作、低功耗的模式(類似睡眠模式)。我們使用的時候一般直接拉低。
  • lane_up:當對應的Lane初始化完成后,會斷言對應的lane_up
  • channel_up:當Auroa 8b/10b 初始化完成后,并且當前已經(jīng)可以進行數(shù)據(jù)的傳輸時,會斷言該信號
  • hard_err:錯誤表征應信號,主要是硬件類錯誤
  • soft_err:錯誤表征應信號,主要是軟件類錯誤
  • frame_err:錯誤表征應信號,主要是幀類錯誤

4、其他
其他
除了上述部分外,還有一些不太常用的功能(自己看手冊吧):

  • 流控:Flow Control(Native Flow Control、User Flow Control)
  • 加擾/解擾:Scrambler/Descrambler
  • 循環(huán)冗余校驗:Cyclic Redundancy Check,CRC

預告
下一節(jié)我們再來一起學習下Aurora IP核的example design(兩種接口一起)。

參考
Aurora 8B/10B Protocol Specification
Aurora 8B/10B v11.1 LogiCORE IP Product Guide

審核編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 時鐘
    +關(guān)注

    關(guān)注

    10

    文章

    1700

    瀏覽量

    131178
  • AURORA
    +關(guān)注

    關(guān)注

    0

    文章

    25

    瀏覽量

    5376
收藏 人收藏

    評論

    相關(guān)推薦

    TAS5805的I2C地址配置的是7b:2D,8b:5A怎么出來是7b:2F,8b:5E?這個是什么原因?

    我們5805的I2C地址配置的是7b:2D,8b:5A,怎么出來是7b:2F,8b:5E?這個是什么原因? DVDD: 1.8V
    發(fā)表于 10-18 07:41

    線路故障指示器如何復位

    線路故障指示器是一種用于監(jiān)測電力線路故障的設備,它可以幫助電力維護人員快速定位故障點,從而提高故障處理的效率。復位線路故障指示器是故障處理過程中的一個重要步驟,確保設備能夠恢復正常工作狀態(tài)
    的頭像 發(fā)表于 09-24 11:01 ?163次閱讀

    使用8b-10b線路編碼和可編程實時單元的驅(qū)動器內(nèi)通信

    電子發(fā)燒友網(wǎng)站提供《使用8b-10b線路編碼和可編程實時單元的驅(qū)動器內(nèi)通信.pdf》資料免費下載
    發(fā)表于 09-04 09:50 ?0次下載
    使用<b class='flag-5'>8b-10b</b>線路編碼和可編程實時單元的驅(qū)動器內(nèi)通信

    FPGA的IP使用技巧

    FPGA的IP使用技巧主要包括以下幾個方面: 理解IP的概念和特性 : IP是指用硬
    發(fā)表于 05-27 16:13

    關(guān)于FPGA IP

    對于深入學習使用FPGA的小伙伴們,特別是一些復雜的、大規(guī)模的設計應用,適宜的IP核對開發(fā)能起到事半功倍的作用。IP的概念與我們sdk里庫的概念相似。IP即電路功能模塊,用戶可以直接
    發(fā)表于 04-29 21:01

    具有電源正常狀態(tài)指示功能的TPS7B87-Q1 500mA、40V、低壓降穩(wěn)壓器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《具有電源正常狀態(tài)指示功能的TPS7B87-Q1 500mA、40V、低壓降穩(wěn)壓器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 04-02 15:55 ?0次下載
    具有電源正常<b class='flag-5'>狀態(tài)</b><b class='flag-5'>指示</b>功能的TPS7<b class='flag-5'>B</b>87-Q1 500mA、40V、低壓降穩(wěn)壓器數(shù)據(jù)表

    8b10b編碼verilog實現(xiàn)

    編碼所需的特殊字符和狀態(tài)機。 在數(shù)據(jù)接收端,解碼這些特殊字符,并恢復時鐘信號。 以下是一個簡化的8b/10b編碼器的Verilog代碼示例: module encoder_
    發(fā)表于 03-26 07:55

    Texas Instruments品牌 ADC12DJ5200ALRSHP 耐輻射加固保障 (RHA)、300krad、12 位、雙通道 5.2GSPS 或單通道 10.4GSPS ADC

    數(shù)進行權(quán)衡。支持 8b/10b 和 64b/66b 數(shù)據(jù)編碼方案。64b/66b 編碼支持前向糾
    發(fā)表于 01-31 15:22

    系統(tǒng)時鐘溫度補償AN-B-100應用說明

    電子發(fā)燒友網(wǎng)站提供《系統(tǒng)時鐘溫度補償AN-B-100應用說明.pdf》資料免費下載
    發(fā)表于 01-31 10:10 ?0次下載
    系統(tǒng)<b class='flag-5'>時鐘</b>溫度補償AN-<b class='flag-5'>B</b>-100應用說明

    山東易信推出高豐度10B酸及高純11BF3電子特氣新材料,計劃2022年應用

    據(jù)悉,10B酸在核能、核電及醫(yī)療等領域有廣泛應用,且是半導體制造中的關(guān)鍵原料之一,11BF3氣體則在離子注入工藝中,以及作為硼摻雜劑的應用中起著至關(guān)重要的作用。此外,11BF3還能應用于顯示屏和光纖預制件的制作。
    的頭像 發(fā)表于 01-18 10:59 ?931次閱讀

    PCIE相關(guān)概念和帶寬計算方法

    傳輸速率為每秒傳輸量GT/s,而不是每秒位數(shù)Gbps,因為傳輸量包括不提供額外吞吐量的開銷位;比如 PCIe 1.x和PCIe 2.x使用8b / 10b編碼方案,導致占用了20% (= 2/10)的原始信道帶寬。
    的頭像 發(fā)表于 01-16 14:42 ?1192次閱讀
    PCIE相關(guān)概念和帶寬計算方法

    JESD204B的常見疑問解答

    )數(shù)據(jù)。這樣可確保接收器有足夠的轉(zhuǎn)換數(shù)據(jù)來恢復內(nèi)嵌的時鐘信息,而無論底層數(shù)據(jù)的動態(tài)活動狀態(tài)如何。 使用8b/10b編碼時,串行數(shù)據(jù)流中
    發(fā)表于 01-03 06:35

    ad9680 JESD204B接口rx_sync信號同步和失鎖周期性出現(xiàn)怎么解決?

    使用AD9680時遇到一個問題,AD9680采樣率為1Gsps,JESD204B IP的GTX參考時鐘為250MHz,參數(shù)L=4,F(xiàn)=2,K=32,線速率為
    發(fā)表于 12-12 08:03

    python編程交換a和b的值

    變量來存儲其中一個變量的值,然后再將該值賦給另一個變量。例如,我們有兩個變量a和b,要交換它們的值,代碼如下: a = 10b = 20 # 創(chuàng)建一個臨時變量temp,并將a的值賦給temp temp
    的頭像 發(fā)表于 11-22 10:58 ?6034次閱讀

    FPGA新IP學習的正確打開方式

    本帖最后由 jf_25420317 于 2023-11-17 11:10 編輯 FPGA開發(fā)過程中,利用各種IP,可以快速完成功能開發(fā),不需要花費大量時間重復造輪子。 當我們面對使用新
    發(fā)表于 11-17 11:09