0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于Xilinx的工具報(bào)告

C29F_xilinx_inc ? 來(lái)源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀

工具報(bào)告概述

FPGA綜合和物理實(shí)現(xiàn)工具產(chǎn)生許多種報(bào)告,包含了錯(cuò)誤和警告、邏輯利用、設(shè)計(jì)頻率、時(shí)序、時(shí)鐘信息。需要設(shè)計(jì)者了解大量有關(guān)設(shè)計(jì)工具的知識(shí)才能閱讀報(bào)告,以及迅速找到所需信息。Xilinx 和其他 FPGA 設(shè)計(jì)工具還能將報(bào)告中的一些最重要和最常用的信息用圖形顯示出來(lái),但這些內(nèi)容還不足夠用于分析。

很多報(bào)告的結(jié)構(gòu)都是一致的,都由多個(gè)部分組成,每個(gè)部分包含了特定類型的信息。例如,有的報(bào)告顯示錯(cuò)誤、警告、1O特性、層次化利用。

報(bào)告

報(bào)告名稱:XST 綜合報(bào)告

工具:Xilinx XST

文件擴(kuò)展名:.srp、.syr

XST綜合報(bào)告句含有關(guān)綜合洗項(xiàng)、HDL和低級(jí)綜合、設(shè)計(jì)總結(jié)、邏輯利用和性能估計(jì)的信息。

報(bào)告名稱: 轉(zhuǎn)換報(bào)告

工具:NGDBUILD

文件擴(kuò)展名:bld

轉(zhuǎn)換報(bào)告包含有關(guān)NDGBUILD 運(yùn)行的信息,包括用戶自定義約束、分區(qū)實(shí)現(xiàn)。

報(bào)告名稱:映射報(bào)告

工具:MAP

文件擴(kuò)展名:mrp

映射報(bào)告包含有關(guān)映射的信息:設(shè)計(jì)總結(jié)、邏輯刪除、IO特性、層次化的邏輯利用和其他幾個(gè)部分。

默認(rèn)情況下,映射報(bào)告中只包含基本信息。使用-detail MAP選項(xiàng)允許查看完整報(bào)告。

報(bào)告名稱:物理綜合

工具:MAP

文件擴(kuò)展名: .psr

物理綜合報(bào)告文件包含有關(guān)負(fù)責(zé)不同時(shí)序和區(qū)域優(yōu)化的映射選項(xiàng)信息:全局優(yōu)化(-global_opt)、重定時(shí)(-retiming)、等效寄存器移除(-equivalent_registerremoval)、組合邏輯優(yōu)化(-logic_opt)、寄存器復(fù)制(-register_dupllication) 及電源細(xì)粒度邏輯時(shí)鐘門控優(yōu)化(-power)。

報(bào)告名稱:物理約束報(bào)告

工具:MAP

文件擴(kuò)展名:.pcf

物理約束報(bào)告包含設(shè)計(jì)輸人期間確定的及用戶增加的所有物理約束。

報(bào)告名稱:布局布線報(bào)告

工具:PAR

文件擴(kuò)展名:.par

布局布線報(bào)告包含關(guān)于PAR運(yùn)行的不同信息:命令行選項(xiàng)、設(shè)計(jì)利用和性能總結(jié)、詳細(xì)時(shí)鐘資源報(bào)告及分區(qū)實(shí)現(xiàn)情況。

報(bào)告名稱:焊盤報(bào)告

工具: PAR

文件擴(kuò)展名: . pad

焊盤報(bào)告包含設(shè)計(jì)中使用的所有IO元件列表、與這些IO相關(guān)的FPGA引腳和特征,例如方向、IO標(biāo)準(zhǔn)、偏移速率和驅(qū)動(dòng)器強(qiáng)度。

報(bào)告名稱:未布線信號(hào)報(bào)告

工具: PAR

文件擴(kuò)展名: . unroutes

未布線信號(hào)報(bào)告包含不能被布局布線( PAR )的信號(hào)列表。報(bào)告中出現(xiàn)任何信號(hào)都表明設(shè)計(jì)發(fā)生了錯(cuò)誤。

報(bào)告名稱:設(shè)計(jì)規(guī)則檢查報(bào)告

工具: BITGEN

文件擴(kuò)展名: . drc

設(shè)計(jì)規(guī)則檢查報(bào)告包含各種由BITGEN執(zhí)行的設(shè)計(jì)規(guī)則檢查(DRC)結(jié)果。DRC可以通過(guò)指定-d( no DRC) BITGEN命令行選項(xiàng)來(lái)禁用。

報(bào)告名稱:比特流生成報(bào)告

工具: BITGEN

文件擴(kuò)展名:bgn

比特流生成報(bào)告包含BITGEN期間使用的信息選項(xiàng)及整個(gè)運(yùn)行結(jié)果。

報(bào)告名稱:時(shí)序報(bào)告

工具: Xilinx TRCE

文件擴(kuò)展名:、.twr、.twx

報(bào)告名稱:時(shí)序約束相互作用的報(bào)告

工具: TRCE

文件擴(kuò)展名: . tsi

持續(xù)關(guān)注,時(shí)序報(bào)告在后續(xù)將有較詳細(xì)的描述。

許多報(bào)告包含了重疊或補(bǔ)充信息。下面是按提供信息類型組織的報(bào)告列表。

邏輯利用

在FPGA編譯過(guò)程中,有幾個(gè)報(bào)告涉及邏輯利用。

綜合報(bào)告(. syr、. srp)包含邏輯利用的估計(jì)信息,并不包括翻譯階段增加的IP核,以及此前MAP期間執(zhí)行的邏輯優(yōu)化。

映射報(bào)告(. mrp) 提供整個(gè)設(shè)計(jì)的布局后邏輯利用及單個(gè)模塊利用劃分( break down)。

布局布線報(bào)告(. par)提供最準(zhǔn)確的布線后的邏輯利用信息。

時(shí)序

綜合(. syr、.srp)和映射(. mrp)報(bào)告包含在邏輯級(jí)進(jìn)行的時(shí)序信息估計(jì)。

完整的時(shí)序信息產(chǎn)生于布局布線之后。布局布線報(bào)告(. par)包含完整的時(shí)序信息。

TRCE靜態(tài)時(shí)序分析報(bào)告(.twr, .twx)包含由信號(hào)、端點(diǎn)、時(shí)鐘或時(shí)序組合構(gòu)成的詳細(xì)時(shí)序信息

IO信息

映射報(bào)告(.mrp)提供布局后關(guān)于IO性能的信息。該報(bào)告不包含任何布線信息。

焊盤報(bào)告(.pad)包含完整的布線后的IO信息。

時(shí)鐘

綜合報(bào)告(. syr、. srp)提供了有關(guān)設(shè)計(jì)時(shí)鐘與時(shí)鐘負(fù)載(時(shí)鐘驅(qū)動(dòng)寄存器的個(gè)數(shù))的基本信息。

映射報(bào)告(. mrp)包含有關(guān)時(shí)鐘資源的使用信息,例如MMCM和全局緩沖區(qū)。它還提供了有關(guān)控制集( control set) 的詳細(xì)信息,所謂控制集是指時(shí)鐘、復(fù)位、時(shí)鐘使能及邏輯預(yù)置計(jì)數(shù)的組合。

布局布線報(bào)告(.par)提供了設(shè)計(jì)中每個(gè)時(shí)鐘的詳細(xì)時(shí)序信息:擺幅(skew)、最大延遲、滿足或不滿足時(shí)序( positive or negative slack) 及時(shí)序錯(cuò)誤總結(jié)。

TRCE時(shí)序報(bào)告(.twr、.twx)包含最完整、最詳細(xì)的時(shí)序信息。

審核編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1624

    文章

    21580

    瀏覽量

    600788
  • Xilinx
    +關(guān)注

    關(guān)注

    71

    文章

    2152

    瀏覽量

    120762
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    如何申請(qǐng)xilinx IP核的license

    在使用FPGA的時(shí)候,有些IP核是需要申請(qǐng)后才能使用的,本文介紹如何申請(qǐng)xilinx IP核的license。
    的頭像 發(fā)表于 10-25 16:48 ?102次閱讀
    如何申請(qǐng)<b class='flag-5'>xilinx</b> IP核的license

    Xilinx ZYNQ 7000系列SoC的功能特性

    本文介紹下Xilinx ZYNQ 7000系列SoC的功能特性、資源特性、封裝兼容性以及如何訂購(gòu)器件。
    的頭像 發(fā)表于 10-24 15:04 ?113次閱讀
    <b class='flag-5'>Xilinx</b> ZYNQ 7000系列SoC的功能特性

    C2000 電機(jī)控制 SysConfig 工具應(yīng)用報(bào)告

    電子發(fā)燒友網(wǎng)站提供《C2000 電機(jī)控制 SysConfig 工具應(yīng)用報(bào)告.pdf》資料免費(fèi)下載
    發(fā)表于 09-09 09:49 ?0次下載
    C2000 電機(jī)控制 SysConfig <b class='flag-5'>工具</b>應(yīng)用<b class='flag-5'>報(bào)告</b>

    Flash下載工具或spi_flash_read無(wú)法在0x81000上運(yùn)行怎么解決?

    我使用 ESP flash downlaod tools v1.2 來(lái)刷寫我的 ESP12E (32 MBit) ESP Flash 下載工具報(bào)告: 閃存供應(yīng)商:E0h:不適用 閃存開發(fā)ID
    發(fā)表于 07-18 06:41

    TüV萊茵為中興通訊2023可持續(xù)發(fā)展報(bào)告提供獨(dú)立性鑒證

    的《2023可持續(xù)發(fā)展報(bào)告》提供了獨(dú)立性鑒證服務(wù),并出具報(bào)告鑒證聲明。TüV萊茵依據(jù)中度等級(jí)的AA1000審驗(yàn)標(biāo)準(zhǔn)(AA1000AS v3),對(duì)該報(bào)告中所披露與經(jīng)濟(jì)、環(huán)境、社會(huì)相關(guān)的實(shí)質(zhì)性議題,以及可持續(xù)發(fā)展信息和績(jī)效數(shù)據(jù)進(jìn)行了
    的頭像 發(fā)表于 06-07 14:24 ?215次閱讀
    TüV萊茵為中興通訊2023可持續(xù)發(fā)展<b class='flag-5'>報(bào)告</b>提供獨(dú)立性鑒證

    想通過(guò)CYUSB3014配置xilinx FPGA,如何下載CYUSB3014的FPGA配置實(shí)用程序工具

    你好 我想通過(guò) CYUSB3014 配置 xilinx FPGA,如何下載 CYUSB3014 的 FPGA 配置實(shí)用程序工具? 謝謝。
    發(fā)表于 05-22 07:31

    TüV萊茵為孚能科技2023年ESG報(bào)告提供獨(dú)立性鑒證

    年環(huán)境、社會(huì)及公司治理報(bào)告》(簡(jiǎn)稱"2023年ESG報(bào)告")提供了獨(dú)立性鑒證服務(wù),并出具報(bào)告鑒證聲明。TüV萊茵依據(jù)中度等級(jí)的AA1000審驗(yàn)標(biāo)準(zhǔn)(AA1000AS v3),對(duì)該報(bào)告
    的頭像 發(fā)表于 05-17 09:52 ?432次閱讀
    TüV萊茵為孚能科技2023年ESG<b class='flag-5'>報(bào)告</b>提供獨(dú)立性鑒證

    Xilinx fpga芯片系列有哪些

    Xilinx FPGA芯片擁有多個(gè)系列和型號(hào),以滿足不同應(yīng)用領(lǐng)域的需求。以下是一些主要的Xilinx FPGA芯片系列及其特點(diǎn)。
    的頭像 發(fā)表于 03-14 16:24 ?2848次閱讀

    Eclipse EZ-USB1.3.5為CX3創(chuàng)建一個(gè)新的配置項(xiàng)目時(shí)報(bào)向?qū)o(wú)法啟動(dòng)的原因?怎么解決?

    當(dāng)嘗試在最新的 Eclipse EZ-USB 套件 1.3.5 集成開發(fā)環(huán)境中為 CX3 創(chuàng)建一個(gè)新的配置項(xiàng)目時(shí),該工具報(bào)告了以下錯(cuò)誤: 所選向?qū)o(wú)法啟動(dòng)。 插件“com.CYPRESS
    發(fā)表于 03-04 07:45

    嵌入式電子控制單元(ECU)中如何準(zhǔn)確找出運(yùn)行時(shí)使用的RAM量?

    我知道嵌入式軟件構(gòu)建工具報(bào)告程序閃存使用情況。我認(rèn)為他們也報(bào)告了 RAM 使用情況,但他們是否報(bào)告了最大 RAM 使用率? 生成工具可能不知道在運(yùn)行時(shí)將使用多少堆。是否還有其他構(gòu)建
    發(fā)表于 01-31 07:48

    FPGA設(shè)計(jì)高級(jí)技巧 Xilinx

    FPGA設(shè)計(jì)高級(jí)技巧 Xilinx
    發(fā)表于 01-08 22:15

    簡(jiǎn)述Xilinx 7系列FPGA芯片相關(guān)知識(shí)

    Xilinx 7系列 芯片 應(yīng)用非常廣泛,具有成本低、性能強(qiáng)悍、成熟穩(wěn)定的特點(diǎn),目前Xilinx( AMD )已延長(zhǎng)該系列芯片的生命周期至少到2035年。 本文主要介紹Xilinx 7系列 FPGA
    的頭像 發(fā)表于 11-28 10:20 ?1026次閱讀
    簡(jiǎn)述<b class='flag-5'>Xilinx</b> 7系列FPGA芯片相關(guān)知識(shí)

    簡(jiǎn)述Xilinx 7系列FPGA芯片相關(guān)知識(shí)

    Xilinx 7系列芯片應(yīng)用非常廣泛,具有成本低、性能強(qiáng)悍、成熟穩(wěn)定的特點(diǎn),目前Xilinx(AMD)已延長(zhǎng)該系列芯片的生命周期至少到2035年。
    發(fā)表于 11-27 09:26 ?769次閱讀
    簡(jiǎn)述<b class='flag-5'>Xilinx</b> 7系列FPGA芯片相關(guān)知識(shí)

    Xilinx FPGA IP之Block Memory Generator功能概述

    Xilinx Block Memory Generator(BMG)是一個(gè)先進(jìn)的內(nèi)存構(gòu)造器,它使用Xilinx fpga中的嵌入式塊RAM資源生成面積和 性能優(yōu)化的內(nèi)存。
    的頭像 發(fā)表于 11-14 17:49 ?2280次閱讀
    <b class='flag-5'>Xilinx</b> FPGA IP之Block Memory Generator功能概述

    羅徹斯特電子攜手AMD/Xilinx可持續(xù)供應(yīng)Xilinx傳統(tǒng)FPGA產(chǎn)品

    羅徹斯特電子攜手AMD/Xilinx,為Xilinx傳統(tǒng)FPGA和相關(guān)配置PROM產(chǎn)品提供供貨支持。
    的頭像 發(fā)表于 11-07 09:04 ?472次閱讀