Vitis HLS合集來了Vivado合集來了(2018-2019)Vivado合集來了(2020-2021)
評估graph的性能對于kernel接口設(shè)計有著非常重要的意義。我們?nèi)砸郧耙黄恼轮刑岬降墓こ虨槔S腥N方法可以評估graph的性能。
方法1:利用仿真結(jié)果評估AIE仿真結(jié)果都會有一個時間戳,如下圖所示。這樣我們就能從中獲知第一個輸出數(shù)據(jù)的時間點和最后一個輸出數(shù)據(jù)的時間點,而仿真過程中總的輸入數(shù)據(jù)量我們是很清楚的,從而可確定graph的吞吐率。
這里我們用Tcl腳本顯示graph吞吐率計算過程。如下圖所示。start_time定義了第一個輸出數(shù)據(jù)時間點,單位是ps。stop_time定義了最后一個輸出數(shù)據(jù)時間點。total_time就是處理整個數(shù)據(jù)所需要的時間。bytes_per_run確定了每次執(zhí)行所處理的數(shù)據(jù)量,單位為Byte。iteration_count為執(zhí)行次數(shù)。
方法2:利用API進行評估Vitis提供了API用于graph性能評估。event::io_stream_start_to_bytes_transferred_cycles返回處理指定數(shù)據(jù)量(單位為Byte)所需要的時鐘周期個數(shù)。event::io_stream_running_event_count在start_profiling和read_profiling之間發(fā)生的事件個數(shù)。
在仿真時就會打印出吞吐率,如下圖所示。
方法3:在profile報告中查看性能生成profile報告具體設(shè)置如下圖所示。
在profile報告中可以看到每個kernel運行的總時鐘周期個數(shù),還可以看到運行一次每個kernel所需要的時鐘周期個數(shù)。
原文標(biāo)題:AIE(11)—評估graph性能
文章出處:【微信公眾號:TeacherGaoFPGAHub】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
-
接口
+關(guān)注
關(guān)注
33文章
8355瀏覽量
150515 -
Graph
+關(guān)注
關(guān)注
0文章
36瀏覽量
9034 -
輸出數(shù)據(jù)
+關(guān)注
關(guān)注
0文章
4瀏覽量
6123
原文標(biāo)題:AIE(11)—評估graph性能
文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論