Zynq上的非對(duì)稱多核處理器

ZYNQ從放棄到入門（十二）- AMP — Zynq 上的非對(duì)稱多核處理器

之前介紹的所有文章我們都只使用了一個(gè) ARM Cortex-A9 處理器內(nèi)核（Core 0）。然而，PS 端包含兩個(gè)處理器內(nèi)核，對(duì)于許多應(yīng)用程序，我們希望同時(shí)使用兩個(gè) Zynq 內(nèi)核以獲得最佳性能。將兩個(gè) Zynq 處理器內(nèi)核用于不同的任務(wù)可以稱為非對(duì)稱多核處理 (AMP，Asymmetric Multiprocessing)，并且可以涉及以下任意組合：

Core 0 和 Core 1 上運(yùn)行不同操作系統(tǒng)

Core 0 上運(yùn)行操作系統(tǒng)，Core 1 上運(yùn)行裸機(jī)代碼（反之亦然）

兩個(gè)Core上的裸機(jī)代碼執(zhí)行不同的程序

AMP介紹

有兩種多核處理方式：對(duì)稱和非對(duì)稱。在我們定義兩者之間的區(qū)別之前，我們首先必須定義什么是多核處理：“多核處理是在系統(tǒng)中使用多個(gè)處理器。這可以允許同時(shí)執(zhí)行多條指令。但是，它不一定非要如此?！?對(duì)稱和非對(duì)稱多核處理之間的區(qū)別是

對(duì)稱多核處理通過將處理進(jìn)程分布在多個(gè)微處理器內(nèi)核上來同時(shí)運(yùn)行多個(gè)軟件任務(wù)

非對(duì)稱多處理使用專門的處理器來運(yùn)行特定的應(yīng)用程序或在相同的處理器上運(yùn)行專門的應(yīng)用程序

在接下來的幾篇博客中，我們將介紹 Zynq SoC 上的 AMP。首先，我們研究兩個(gè)裸機(jī)應(yīng)用程序，每個(gè)應(yīng)用程序都運(yùn)行在不同的core上。在 Zynq SoC 上運(yùn)行 AMP 時(shí)，必須考慮 Zynq 處理器core混合了私有資源和共享資源。兩個(gè)處理器都有私有的 L1 指令和數(shù)據(jù)緩存、定時(shí)器和看門狗以及共享的中斷控制器（共享和私有中斷）。然而，Zynq 上的中斷并不那么簡單，因?yàn)?PS 中的每個(gè)內(nèi)核都能夠使用軟件中斷來中斷自己、另一個(gè)處理器或兩個(gè)處理器，這些中斷是通過中斷控制器來分發(fā)的。

Zynq SoC 還擁有大量共享資源，常見示例包括 I/O 外設(shè)、片上存儲(chǔ)器、中斷控制器分配器、L2 高速緩存和位于 DDR 存儲(chǔ)器內(nèi)的系統(tǒng)存儲(chǔ)器。下圖顯示了其中一些資源。

我們將從 DDR 內(nèi)存運(yùn)行兩個(gè)處理器內(nèi)核，因此我們必須非常小心地對(duì)每個(gè)處理器使用的地址區(qū)域進(jìn)行分段。地址是通過每個(gè)應(yīng)用程序的鏈接描述文件確定的。如果我們對(duì)此處理不當(dāng)，在不同內(nèi)核上運(yùn)行的應(yīng)用程序可能會(huì)干擾彼此的操作。

我們還必須修改 SDK 自動(dòng)生成的文件以使系統(tǒng)啟動(dòng)并運(yùn)行。第一步將根據(jù)XAPP1079（http://www.xilinx.com/support/documentation/application_notes/xapp1079-amp-bare-metal-cortex-a9.pdf）修改第一階段引導(dǎo)加載程序，它將檢查裸機(jī)/裸機(jī) AMP。

我最初打算創(chuàng)建一個(gè)非常簡單的系統(tǒng)，一旦它啟動(dòng)并運(yùn)行，我們就可以對(duì)其進(jìn)行擴(kuò)展。第一個(gè)應(yīng)用程序?qū)⒆?Zynq SoC 的處理器 Core 0 通過 RS232 與用戶通信，而 Core 1 在驅(qū)動(dòng)連接到 ZYNQ IO 的 LEDS 。這兩個(gè)應(yīng)用程序無需交互即可同時(shí)運(yùn)行。

啟動(dòng)和運(yùn)行AMP

雖然啟動(dòng)和運(yùn)行 AMP 需要幾個(gè)步驟，但它實(shí)際上是非常簡單直接的過程，當(dāng)然沒什么好害怕的。

讓 AMP 在 Zynq SoC 上運(yùn)行的關(guān)鍵方面是引導(dǎo)加載程序，它在將第一個(gè)可執(zhí)行文件加載到內(nèi)存后查找第二個(gè)可執(zhí)行文件。為了簡單化，我將使用賽靈思應(yīng)用筆記 XAPP1079 中提供的修改后的 FSBL 和修改后的獨(dú)立操作系統(tǒng)。（源文件可在此處獲得http://www.xilinx.com/support/documentation/application_notes/xapp1079-amp-bare-metal-cortex-a9.pdf）

下載 zip 文件后，第一步是將壓縮文件解壓縮到所需的工作目錄中，并將名為 SRC 的文件夾重命名為 design。這些文件包含修改后的 FSBL 和修改后的獨(dú)立操作系統(tǒng)。我們需要 SDK 了解這些文件，因此下一步是更新 SDK 存儲(chǔ)庫（repository）以使 SDK 了解它們的存在。在 SDK的Xilinx 工具菜單下中，選擇存儲(chǔ)庫，然后選擇新建，導(dǎo)航到目錄位置 <工作目錄>app1079designworksdk_repo，如下所示：

在存儲(chǔ)庫中添加后，下一階段是生成以下內(nèi)容：

AMP 第一階段引導(dǎo)加載程序

core 0 應(yīng)用程序

core 1 應(yīng)用程序

我們將為其中的每一個(gè)core生成一個(gè) BSP（板級(jí)支持包）。

首先要做的是創(chuàng)建一個(gè)新的 FSBL。選擇file -> new application -> project,這使我們能夠創(chuàng)建一個(gè)支持 AMP 的 FSBL 項(xiàng)目。這與我們之前所做的相同，但是我們將選擇 Zynq FSBL for AMP 模板來代替 Zynq FSBL 模板。

在創(chuàng)建 AMP FSBL 之后，我們需要為第一個(gè)內(nèi)核創(chuàng)建應(yīng)用程序。這又很簡單，我們以前做過很多次了。確保選擇 Core 0 和獨(dú)立操作系統(tǒng)并允許它創(chuàng)建自己的 BSP。

一旦我們創(chuàng)建了這個(gè)應(yīng)用程序，我們需要在 DDR 內(nèi)存中正確定義應(yīng)用程序?qū)?zhí)行的位置。為此，我們?nèi)缦戮庉嬫溄用枋鑫募燥@示 DDR 基地址和大小。這個(gè)很重要，如果我們沒有對(duì) Core 0 和 Core 1 應(yīng)用程序的 DDR 內(nèi)存進(jìn)行正確分段，我們就有可能無意中損壞另一個(gè)應(yīng)用程序。

我們現(xiàn)在可以編寫我們希望在core 0 上執(zhí)行的應(yīng)用程序。我們需要將以下代碼部分包含在應(yīng)用中。

此代碼禁用 Zynq SoC 片上存儲(chǔ)器上的緩存，并將 Core 1 程序的起始地址寫入 Core 1 將在 Core 0 執(zhí)行 Set Event (SEV) 命令后訪問的地址。SEV 命令使 Core 1 開始執(zhí)行其程序。

下一步是為 Core1 創(chuàng)建 BSP。我們想使用修改后的獨(dú)立操作系統(tǒng) (standalone_amp)，它可以防止重新初始化 PS Snoop 控制單元 (SCU)。因此，我們不能像為 Core 0 那樣創(chuàng)建項(xiàng)目時(shí)允許自動(dòng)生成 BSP。請(qǐng)務(wù)必在 CPU 選擇選項(xiàng)中選擇 Core 1。

現(xiàn)在我們已經(jīng)為 Core 1 創(chuàng)建了 BSP，我們需要修改 BSP 的設(shè)置，然后才能繼續(xù)創(chuàng)建要在 Core 1 上運(yùn)行的應(yīng)用程序。這非常簡單，需要添加一個(gè)額外的編譯器標(biāo)志-DUSE_AMP=1 到 BSP 的驅(qū)動(dòng)程序部分的配置：

完成后，我們可以自由地為 Core 1 創(chuàng)建應(yīng)用程序。確保選擇 Core 1 作為處理器并使用我們剛剛創(chuàng)建的 BSP：

同樣，在創(chuàng)建新應(yīng)用程序后，我們需要再次在 DDR 內(nèi)存中正確定義內(nèi)存位置，Core 1 程序?qū)脑撐恢脠?zhí)行。這是通過編輯 Core 1 應(yīng)用程序的鏈接器腳本來實(shí)現(xiàn)的：

與此應(yīng)用程序中的第一個(gè)內(nèi)核一樣，我們還必須禁用片上內(nèi)存上的緩存，因?yàn)槲覀儗⒃谝院蟮牟┛椭惺褂么藘?nèi)存在兩個(gè)處理器之間進(jìn)行通信. 一旦我們完成了我們的應(yīng)用程序并構(gòu)建了項(xiàng)目，我們現(xiàn)在應(yīng)該擁有以下內(nèi)容：

AMP FSBL ELF

core 0 ELF

core 1 ELF

定義設(shè)備配置的位文件。

我們現(xiàn)在需要一個(gè) .bin 文件來使 Zynq SoC 從選擇的配置存儲(chǔ)器啟動(dòng)。我們還需要一個(gè) bif 文件，它定義了用于創(chuàng)建 bin 的文件，并且我們需要定義文件的順序。

我們將使用 XAPP 1079 的 directorydesignworkootgen 下提供的 bat 文件，而不是使用在 SDK 中創(chuàng)建的 Zynq 啟動(dòng)映像。該目錄包含一個(gè) bif 文件和一個(gè) cpu1_bootvec.bin，該文件用作修改后的 FSBL 的一部分，以阻止它尋找更多要加載的應(yīng)用程序。

為了生成bin文件，我們將生成的三個(gè)ELF文件復(fù)制到bootgen目錄并編輯BIF文件，確保bif文件中的elf名稱正確。

我們現(xiàn)在可以打開 ISE/Vivado 命令提示符，導(dǎo)航到 bootgen 目錄，然后運(yùn)行 createboot.bat，將創(chuàng)建 boot.bin 文件：

然后可以將該文件下載到 Zynq SoC 上的flash中。引導(dǎo)設(shè)備運(yùn)行兩個(gè)內(nèi)核啟動(dòng)并執(zhí)行各自的程序。

下一節(jié)我們?cè)诹牧囊恍┘?xì)節(jié)。

上一節(jié)文章創(chuàng)建了兩個(gè)core上啟動(dòng)并運(yùn)行簡單的軟件。它的簡單性使我能夠展示如何讓兩個(gè) Zynq SoC 處理器內(nèi)核通過 OCM（片上存儲(chǔ)器）進(jìn)行通信。但是，兩個(gè)核上運(yùn)行的軟件目前正在做一些簡單的事情，因此我們有一個(gè)可以繼續(xù)前進(jìn)的基線。

Core 0 是主控并控制執(zhí)行 Core 1。它還使用 UART 向終端程序打印消息。

一旦由 Core 0 啟動(dòng)，Core 1 就會(huì)初始化其私有資源并驅(qū)動(dòng)八個(gè) LED 。我們需要使用 Core 1 的私有定時(shí)器并通過 GIC 啟用中斷。

這些應(yīng)用程序沒有任何關(guān)聯(lián)，也不共享資源。但是，實(shí)際的應(yīng)用程序希望能夠做到這一點(diǎn)。在 Core 0 上運(yùn)行的應(yīng)用程序非常簡單。它在 Core 1 上啟動(dòng)軟件，然后使用 UART 0 在循環(huán)中打印出一條簡單的消息：

但是，我們計(jì)劃使用 Core 1 的中斷控制器，因此我們必須首先使用以下代碼配置 GIC（通用中斷控制器）：

Core 1 代碼必須稍微復(fù)雜一些，因?yàn)槲覀兪褂?Zynq SoC 的 PL（可編程邏輯）端的 GPIO 模塊來驅(qū)動(dòng) ZYNQ 上的 LED。與賽靈思的所有其他接口一樣，獨(dú)立操作系統(tǒng)為此通過#include提供了一組簡單的驅(qū)動(dòng)程序，“xgpio.h” 這個(gè)文件與我們之前用來驅(qū)動(dòng)連接到 Zynq SoC 的 PS（處理系統(tǒng)）端的 MIO / EMIO GPIO 的 xgpio_ps.h 文件略有不同。然而，在本例中，我想展示如何在 Zynq SoC 的 PL 端使用 GPIO。為了確保我們可以看到 LED 的開關(guān)，我們將使用 Core 1 的私有計(jì)時(shí)器，這與我們過去在核心 0 上使用私有計(jì)時(shí)器相同。

在 Core 1 的程序開始執(zhí)行其主應(yīng)用程序之前，我們需要禁用片上存儲(chǔ)器 (OCM) 上的緩存，初始化 GPIO，初始化私有定時(shí)器，并配置中斷控制器，以便可以使用私有定時(shí)器的中斷來切換LED。我們現(xiàn)在可以開始編寫相當(dāng)簡單的中斷服務(wù)例程，在專用定時(shí)器結(jié)束并重新啟動(dòng)時(shí)切換 LED。這個(gè)過程將永遠(yuǎn)持續(xù)下去。

以下是程序執(zhí)行的結(jié)果，正如 Core 0 向終端窗口輸出的報(bào)告：

代碼地址

https://github.com/suisuisi/zynq_guide/blob/main/core_0_main_part50.c

審核編輯 ：李倩