0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

一些典型的BLS設計模型

電磁兼容EMC ? 來源:萊爾德 ? 作者:資深EMC工程師Bri ? 2022-07-12 09:41 ? 次閱讀

影響板級屏蔽罩效能的幾大因素

板級屏蔽罩(BLS)廣泛應用于各種電子產(chǎn)品或系統(tǒng)中,在解決電磁兼容問題(如電磁干擾輻射、系統(tǒng)內(nèi)部干擾、射頻問題等)中發(fā)揮重要作用。隨著終端客戶的要求不斷升級,對 BLS 的設計要求也日益提升。如今,客戶需要更高的頻段、更輕、更小巧,或較低高度的屏蔽材料等等。因此,工程師如何評估 BLS 產(chǎn)品的屏蔽效能 (SE) 就成為了關鍵。本文通過介紹實際模擬和測試匯總出影響板級屏蔽性能的幾個關鍵因素。本文可在工程師設計或選擇電磁干擾屏蔽解決方案過程中提供一定參考

孔徑對屏蔽效能的影響

要設計出一個完全封閉的 BLS 是不現(xiàn)實的,設計師通常需要在 BLS 上開一些孔,以達到通風排氣,或者進行信號收發(fā),器件避讓等目的。本文提供了一些典型的 BLS 設計模型,通過比較這些模型的屏蔽效能,我們可以從中得出一些有用的 BLS 屏蔽應用的設計原則。

孔徑大小的影響

在大部分應用場景中,孔徑均不超過 2mm,在電磁學領域,這與電磁干擾波長相比只是很小的長度(即電小尺寸)。因此,單孔不可能形成有效的天線?,F(xiàn)在,假設我們需要在 BLS 蓋板上開一列圓孔。以下哪種設計更適合用于電磁干擾屏蔽?(孔的總面積保持不變。)

378e3c04-0173-11ed-ba43-dac502259ad0.png

通過對比電磁干擾模擬,萊爾德獲得了兩個設計模型的屏蔽效能數(shù)據(jù)。數(shù)據(jù)表明,孔越小,BLS 的屏蔽效能越好。 也就是說,孔尺寸對屏蔽效能的影響大于孔數(shù)量所產(chǎn)生的影響。

37a11414-0173-11ed-ba43-dac502259ad0.png

孔徑/間隙結構的影響

在側壁或 BLS 框架與蓋板之間通常采用條狀孔。對于兩件式 BLS,由于裝配的局限性,蓋板和框架之間會有一定的間隙。這就形成了波導效應,會導致電磁干擾泄漏。所以我們應該考慮增加一些搭接點來阻斷輻射路徑,下面中的例子顯示了不同設計帶來的不同屏蔽效能。要注意,即使我們將間隙寬度保持在 0.01 mm,這個微小的孔隙仍然會導致屏蔽效能大幅下降。

37d3bb4e-0173-11ed-ba43-dac502259ad0.png

有更多研究表明,孔徑的長邊尺寸對屏蔽效能起著決定性作用,而短邊則幾乎無此影響。因此,在實際應用中,工程師應避免采用長狹縫孔設計,即使空隙非常狹小。

材料對屏蔽效能的影響

BLS 最常使用的材料是冷軋鋼、不銹鋼和洋白銅。這些材料的導電性均很高。鑒于此,在計算屏蔽效能時,我們可以忽略滲透率的影響。SE 的理論公式為:

SE ≈ R = 20 ·lg(η0/4η)

其中,η0是電磁干擾源的波阻抗,在平面波中此值為 377ohm;η是屏蔽材料的阻抗。為簡單起見,其表達方式為:

37f8db40-0173-11ed-ba43-dac502259ad0.png

因此,材料的傳導性 (σ) 是影響屏蔽效能的關鍵因素。要探明不同材料制成的 BLS 的屏蔽效能,一如往常,萊爾德進行了多次比較模擬和測試。這些實驗表明,不同材料的屏蔽效能值基本相同。甚至在完成了高溫高濕的老化測試后,屏蔽效能的結果也沒有發(fā)生明顯變化。

380a1fcc-0173-11ed-ba43-dac502259ad0.png

影響屏蔽的另一個重要因素是趨膚效應。這是指高頻電流傾向于通過導體的外表面,而不是導體的內(nèi)部。因此,如果電磁屏蔽結構采用了金屬化電鍍,那么屏蔽性能主要取決于此電鍍材料;而基底材料則不是那么重要。

在低頻率下,BLS 產(chǎn)品通常用于抑制通常由低阻抗源(例如,電感器、變壓器)引起的磁場。在這種情況下,電磁干擾屏蔽機制會變得較為復雜。在準靜態(tài)磁場中,磁通量將被誘導通過具有較高磁導率的材料。因此,屏蔽效能是由屏蔽結構材料厚度和磁導率決定。當頻率升高時,渦電流引起的反射損耗將占主導因素。也就是說,材料的傳導性成為影響屏蔽效能的關鍵因素。為了量化分析在低頻下不同材料的屏蔽效能,我們建立了一個模型來計算 BLS 的屏蔽效能。我們在 BLS 的內(nèi)部和外部放置兩個線圈,并在 BLS 下方設置一個理想地平面。然后,我們通過測量有無 BLS 的情況下線圈的耦合量數(shù)據(jù)來計算其屏蔽效能,此時屏蔽效能SE可表示為:

SE(dB)=S21(無 BLS)- S21(有 BLS)

材料 電導率 相對磁導率
CRS(馬口鐵) 6*106(S/m) 100
洋白銅 3.57*106(S/m) 1
坡莫合金 1*106(S/m) 20000

38175eda-0173-11ed-ba43-dac502259ad0.jpg

下圖顯示了電磁仿真模型和結果。使用三種典型材料進行建模。電性能參數(shù)如上表所示。我們發(fā)現(xiàn)坡莫合金在低于 100kHz 的頻率下表現(xiàn)最好。CRS 材料也適合用于低頻應用,高于100k Hz 時,鎳銀成為最佳屏蔽材料。此外,如果將材料厚度增加一倍,我們可以看到,屏蔽效能也會隨之提升。

* 注意,我們在模擬中設置的磁導率是一個常數(shù),在現(xiàn)實中,金屬材料的磁導率會隨著頻率的增加而急劇下降。

其他因素(EMI干擾源、接地方式等)

本質(zhì)上,電磁干擾屏蔽的目標是形成一個法拉第籠,將電磁場內(nèi)外隔離開來。但 BLS 只提供了五個屏蔽面,它需要與 PCB 形成接地連接,以形成一個完整的籠體。我們還需要考慮其他可能會影響整體屏蔽性能的因素。以下是對我們研究結果的討論。

EMI干擾源

首先,我們注意到EMI干擾源(天線)的阻抗對屏蔽效能的影響微乎其微。通常情況下,高阻抗天線(如偶極子天線)會帶來更高的屏蔽效能或動態(tài)范圍,但我們無法給出一個量化的數(shù)據(jù),因為不同的天線結構本身會產(chǎn)生不同的影響結果。另一個需要重視的因素是屏蔽體和干擾源之間的距離。如果干擾源位于泄漏點附近,那么顯然會導致屏蔽效能減弱。這里有一個極端情況的示例。當有信號線穿過 BLS 的孔徑時,電磁干擾泄漏就會變得非常嚴重。

下圖顯示了信號軌跡穿過 BLS 的城堡狀槽口時電磁場的分布情況。如果我們進行比較試驗,就會發(fā)現(xiàn),兩種場景下(電磁干擾源在 BLS 內(nèi)部以及穿過 BLS 時)的屏蔽效能截然不同。

384d4676-0173-11ed-ba43-dac502259ad0.png

BLS 接地

大多數(shù) BLS 是通過貼片安裝方式焊接到 PCB 上。在某些情況下,也需要穿孔組裝。這實際上是形成了源于 BLS 的部分對板接地。接地孔的數(shù)量也可能影響屏蔽質(zhì)量。因此,萊爾德完成了對三種接地方法的模擬研究。這些方法包括完全接地(通孔間隙_0.8mm)、部分接地(通孔間隙_7mm)和浮動式(無接地通孔)。下圖顯示了三種不同接地方式的模型。

38792584-0173-11ed-ba43-dac502259ad0.png

顯然,完全接地時的屏蔽效能最好。其次是部分接地。浮地的效果最低。此外,當 BLS 用浮地方式裝配在 PCB 時,寄生電容起著重要的屏蔽作用。我們發(fā)現(xiàn),腔體的諧振點發(fā)生了改變,在某些頻率下時,屏蔽效能值可能是負值。

38987056-0173-11ed-ba43-dac502259ad0.png

BLS 內(nèi)部的介質(zhì)材料

在之前的研究中,我們并沒有考慮介質(zhì)材料對屏蔽效能的影響。但是,在實際工程應用中,有許多電介質(zhì)元件安裝在 BLS 內(nèi)(例如,PCB 材料、導熱墊、電磁干擾吸波材料)。這些電介質(zhì)將影響屏蔽效能,尤其是改變腔體的諧振頻率點。一般而言,介質(zhì)材料會壓縮在其內(nèi)部傳播的電磁波的波長,這是因為它比空氣或真空具有更高的介電常數(shù) (ε=1)。介質(zhì)材料內(nèi)的波長(εr.)是

38d9c600-0173-11ed-ba43-dac502259ad0.png

其中λ0 是真空下的波長。εr 是介質(zhì)材料的介電常數(shù)。波長被壓縮會導致屏蔽出現(xiàn)兩種結果。其一,空腔諧振頻率點將被轉(zhuǎn)移到更低的頻率。其二,隨著波長越來越短,電磁波更有可能從孔中漏出。因此,屏蔽效能會減弱。如圖所示,在 BLS 內(nèi)部涂一層吸波材料會得到不同的結果。由于吸波材料附著在內(nèi)部,BLS 成為一個損耗腔。諧振頻點被全部消除。這就是 BLS 和波材料組合解決方案的一個典型應用,萊爾德通常將其稱為多功能解決方案。

38f09772-0173-11ed-ba43-dac502259ad0.png

結 論

僅從結構來看,BLS 只是一塊簡單的金屬殼體。但在電磁干擾屏蔽性能方面,仍然有許多因素可以決定實際的屏蔽效能??偠灾珺LS 的主要考慮因素是孔徑/孔,而與材料的電導率和磁導率有關的因素并非主要因素,但在低頻屏蔽應用時應考慮這類因素。在較高頻率下,空腔諧振會大大削弱屏蔽效能。然而,目前已證明全波電磁干擾模擬在解決這些問題方面特別有用。結合使用吸波材料,可以有效抑制高頻電磁干擾輻射。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電磁干擾
    +關注

    關注

    36

    文章

    2259

    瀏覽量

    105238
  • 孔徑
    +關注

    關注

    0

    文章

    11

    瀏覽量

    11768
  • BLS
    BLS
    +關注

    關注

    0

    文章

    7

    瀏覽量

    16850
收藏 人收藏

    評論

    相關推薦

    LED驅(qū)動器應用的一些指南和技巧

    電子發(fā)燒友網(wǎng)站提供《LED驅(qū)動器應用的一些指南和技巧.pdf》資料免費下載
    發(fā)表于 09-25 11:35 ?0次下載
    LED驅(qū)動器應用的<b class='flag-5'>一些</b>指南和技巧

    PLC邏輯控制的典型案例

    PLC(可編程邏輯控制器)在邏輯控制方面的典型案例包括多個方面,以下是其中一些常見的例子。
    的頭像 發(fā)表于 09-20 14:51 ?202次閱讀

    西井科技成功入選《2024大模型典型示范應用案例集》

    在2024世界人工智能大會“大模型煥新與產(chǎn)業(yè)賦能”論壇上,中國信通院華東分院、上海人工智能實驗室及相關代表企業(yè)聯(lián)合發(fā)布了《2024大模型典型示范應用案例集》,旨在展現(xiàn)具有先進性、引領性、示范性的
    的頭像 發(fā)表于 08-13 10:38 ?602次閱讀
    西井科技成功入選《2024大<b class='flag-5'>模型</b><b class='flag-5'>典型</b>示范應用案例集》

    細談SolidWorks教育版的一些基礎知識

    SolidWorks教育版是款廣泛應用于工程設計和教育領域的三維建模軟件。它具備直觀易用的操作界面和強大的設計功能,為學生提供了個學習和實踐的平臺。在本文中,我們將詳細探討SolidWorks教育版的一些基礎知識,幫助初學者
    的頭像 發(fā)表于 04-01 14:35 ?279次閱讀

    一些有關通信電路的資料?

    有關嵌入式之間DSP、ARM、FPGA三者之間和這三款芯片和外部電路之間通信的一些資料,比如說芯片之間的并行通信和芯片和外部電路之間的串行通信,MODBUS、DP、CAN等,一些一些常用的通信協(xié)議的
    發(fā)表于 03-03 18:53

    一些無功補償裝置SVG的資料

    一些SVG電路原理和功能碼相關的技術說明書,想了解一些SVG的工作原理和工作過程
    發(fā)表于 02-03 10:13

    對于大模型RAG技術的一些思考

    模型或者句向量在訓練時,使用的語料都是較為通用的語料。這導致了這些模型,對于垂直領域的知識識別是有缺陷的。它們沒有辦法理解企業(yè)內(nèi)部的一些專用術語,縮寫所表示的具體含義。這樣極大地影響了生成向量的精準度,以及大
    的頭像 發(fā)表于 12-07 09:41 ?1028次閱讀
    對于大<b class='flag-5'>模型</b>RAG技術的<b class='flag-5'>一些</b>思考

    提高嵌入式代碼質(zhì)量的一些方法

    的事情搞復雜,我希望這些文字能給迷惑中的人們指出一些正確的方向,讓他們少走一些彎路,基本做到一分耕耘一分收獲。
    的頭像 發(fā)表于 11-30 09:15 ?395次閱讀

    我們?yōu)槭裁葱枰私?b class='flag-5'>一些先進封裝?

    我們?yōu)槭裁葱枰私?b class='flag-5'>一些先進封裝?
    的頭像 發(fā)表于 11-23 16:32 ?514次閱讀
    我們?yōu)槭裁葱枰私?b class='flag-5'>一些</b>先進封裝?

    西門子伺服驅(qū)動器維修的一些基本知識

    西門子伺服驅(qū)動器維修的一些基本知識
    的頭像 發(fā)表于 11-23 10:55 ?1579次閱讀

    分享一些SystemVerilog的coding guideline

    本文分享一些SystemVerilog的coding guideline。
    的頭像 發(fā)表于 11-22 09:17 ?636次閱讀
    分享<b class='flag-5'>一些</b>SystemVerilog的coding  guideline

    PCB抄板的一些方法

    拆掉所有器多層板抄板件,并且將PAD孔里的錫去掉。用酒精將PCB清洗干凈,然后放入掃描儀內(nèi),掃描儀掃描的時候需要稍調(diào)高一些掃描的像素, 以便得到較清晰的圖像。
    的頭像 發(fā)表于 11-15 17:04 ?834次閱讀
    PCB抄板的<b class='flag-5'>一些</b>方法

    在POWERPCB中怎樣去隱藏一些PIN腳

     由于一些板,尤其是U盤等面積很小的板,F(xiàn)LASH中只使用了為數(shù)不多的幾個PIN,為了可以讓其它PIN下面可以走線,增加GND網(wǎng)絡的面積,所以實際操作中要隱藏一些PIN。這就需要怎么操作呢!
    發(fā)表于 11-02 15:19 ?294次閱讀
    在POWERPCB中怎樣去隱藏<b class='flag-5'>一些</b>PIN腳

    STM32F10x中一些專業(yè)術語解釋

    STM32F10x中一些專業(yè)術語解釋
    的頭像 發(fā)表于 11-01 16:59 ?476次閱讀

    針對RF PCBA設計的一些建議

    射頻(RF)PCBA設計涉及系列復雜的考慮因素,包括天線設計、濾波器設計以及傳輸線(RF Trace)的優(yōu)化。這些因素對于無線通信和射頻應用的性能至關重要。以下是針對RF PCBA設計的一些建議。
    的頭像 發(fā)表于 10-30 10:19 ?414次閱讀