本文介紹基于Mentor Graphics Catapult工具的HLS(High LevelSynthesis,高層次綜合)硬件設(shè)計(jì)。
首先將簡單介紹高層次綜合在數(shù)字芯片流程中所處的層次、其獨(dú)特優(yōu)勢等等;接著將介紹如何基于Catapult工具進(jìn)行HLS設(shè)計(jì),例如Catapult支持的數(shù)據(jù)類型、接口類型;最后將以RMD(RoughMode Decision,粗略模式估計(jì))為例介紹如何實(shí)現(xiàn)寄存器、狀態(tài)機(jī)和RAM等硬件電路基本組件。
如圖表所示,數(shù)字芯片的硬件描述層級可以被粗略分為四個(gè),從底向上依次是物理級(晶體管級)、門級、RTL(RegisterTransfer Level,寄存器傳輸級)級和系統(tǒng)級/算法級。隨著芯片復(fù)雜度(晶體管數(shù)量)的不斷提升,在較低層次上描述整個(gè)硬件設(shè)計(jì)變得難以實(shí)現(xiàn)。目前的數(shù)字芯片集中于在RTL級以Verilog/ System Verilog語言描述硬件電路,特殊情況下為了追求極致的性能可能會(huì)在門級/物理級進(jìn)行電路設(shè)計(jì)??傮w來說,主要依靠DC(DesignCompiler), ICC(ICCompiler)這樣的EDA(ElectronicsDesign Automation,電子設(shè)計(jì)自動(dòng)化)工具來實(shí)現(xiàn)硬件描述層次的降低。隨著EDA工具的不斷發(fā)展,在系統(tǒng)級/算法級使用C/C++/SystemC等高級語言描述硬件電路逐漸被廠商采納以提升硬件開發(fā)效率。即在DC和ICC前,再使用HLS的綜合器來實(shí)現(xiàn)硬件描述層次的降低。
HLS的出現(xiàn),讓硬件描述層級再次提升,有利于降低硬件設(shè)計(jì)難度,減少硬件開發(fā)時(shí)間,讓開發(fā)人員可以更多關(guān)注系統(tǒng)級/算法級的設(shè)計(jì)。越高層次的優(yōu)化往往能帶來更多的系統(tǒng)收益。但需注意,使用C等高級語言描述硬件電路本質(zhì)仍是設(shè)計(jì)硬件,在寫相關(guān)代碼時(shí)仍需做到能估計(jì)出相關(guān)的硬件電路。在FPGA開發(fā)流程中,Vivado HLS是最常使用的HLS工具。而在ASIC開發(fā)流程中,Catapult是最常使用的。
HLS在設(shè)計(jì)和驗(yàn)證方面都存在諸多優(yōu)勢:
在設(shè)計(jì)方面,直接在算法級進(jìn)行電路設(shè)計(jì),有利于進(jìn)行算法/架構(gòu)探索。C/C++代碼開發(fā)后通過HLS+DC/FPGA快速得到硬件代價(jià)(面積/性能)的估計(jì)值。相同的設(shè)計(jì)源碼,通過更改循環(huán)展開/循環(huán)流水的參數(shù)能快速調(diào)整設(shè)計(jì)的吞吐率,進(jìn)而在性能和面積之間輕松調(diào)整;通過調(diào)整HLS的時(shí)鐘周期約束,能快速調(diào)整設(shè)計(jì)所能達(dá)到的最高頻率。同一份代碼,能在多個(gè)平臺/場景間最大化復(fù)用。
在驗(yàn)證方面,仿真C模型后能將其作為golden,和后續(xù)HLS生成的RTL代碼進(jìn)行形式驗(yàn)證,以及同步仿真,即RTL仿真時(shí)復(fù)用C仿真的測試用例。此外,在C模型層次仿真所需時(shí)間更少。
高層次綜合和DC綜合過程較為相似:用戶輸入設(shè)計(jì)源文件,設(shè)計(jì)約束和目標(biāo)工藝庫等信息,HLS工具將自動(dòng)分配硬件資源,根據(jù)延時(shí)信息和目標(biāo)頻率將各個(gè)運(yùn)算分配到各個(gè)時(shí)鐘周期里。HLS工具將自動(dòng)插入時(shí)鐘和復(fù)位(同步復(fù)位/異步復(fù)位)。產(chǎn)生的RTL文件可以被用于后續(xù)的FPGA設(shè)計(jì)和ASIC設(shè)計(jì)。
Catapult有一系列EDA工具來輔助HLS設(shè)計(jì):
在C模型(CMODEL)層次,可以使用C Design Checker來進(jìn)行語法檢查和形式驗(yàn)證分析;使用inFactStimulus來仿真C++/RTL,也可指定其他外部仿真工具如VCS;使用CCOVHLS-Aware Coverage來進(jìn)行覆蓋率收集。
在CMODEL到RTL模型(VMODEL)轉(zhuǎn)換中,使用Catapult High-Level Synthesis生成高質(zhì)量、功耗優(yōu)化的RTL。
在VMODL層次,使用SLEC-HLS Formal進(jìn)行C++和RTL的形式驗(yàn)證檢查;使用SCVerify進(jìn)行C-RTL同步仿真,復(fù)用相同的C測試用例。
在RTL設(shè)計(jì)中,以模塊(Module)為最小單元進(jìn)行硬件設(shè)計(jì)。在CatapultHLS設(shè)計(jì)中,支持以函數(shù)(function)和類(Class)作為最小單元進(jìn)行設(shè)計(jì),HLS綜合工具將為其自動(dòng)插入時(shí)鐘和復(fù)位。
Catapult HLS支持比特精度的數(shù)據(jù)類型ac_int, 通過設(shè)計(jì)位寬W 和符號標(biāo)志位 S來定義信號。此外,其還支持定點(diǎn)數(shù)類型ac_fixed,在ac_int的基礎(chǔ)上新增整數(shù)位寬I。
Catapult HLS使用 ac_channel 來定義輸入端口和輸出端口的數(shù)據(jù)類型。若某端口只被讀取,則將其推導(dǎo)為輸入端口;若某端口只被寫入,則將其推導(dǎo)為輸出端口;若某端口既有讀取又有寫入,則會(huì)被推導(dǎo)為雙向端口。如需進(jìn)行累加,建議使用中間變量來進(jìn)行累加,累加結(jié)束后再將結(jié)果寫入,從而避免輸出端口被推導(dǎo)為雙向端口。
ac_channel 支持多種接口協(xié)議,輸入輸出默認(rèn)類型為ccs_in_wait和ccs_out_wait,會(huì)自動(dòng)維護(hù)ready和 valid,也可將其修改為最簡潔的ccs_in/ccs_out類型。
Catapult HLS支持循環(huán)展開,用面積換性能,如果迭代塊無數(shù)據(jù)依賴可以被完全展開。
Catapult HLS支持循環(huán)流水,也是用面積換性能,提升整體的吞吐率,并降低從輸入到輸出的延時(shí)。當(dāng)存在數(shù)據(jù)依賴導(dǎo)致循環(huán)展開無法使用時(shí),可以采用循環(huán)流水的方式優(yōu)化。
對每個(gè)循環(huán)都可以指定其流水與否,II(InitInterval)確定了流水線的初始化間隔,即每隔幾個(gè)周期開啟一次新的數(shù)據(jù)迭代。
可以通過在源碼中加入諸如 #pragaunroll yes的指令來設(shè)置約束;也可以通過tcl指令在腳本中設(shè)置約束,諸如設(shè)置RMD的預(yù)測模塊(enc_rmd_pre)采用流水實(shí)現(xiàn)。
此外,還可以通過軟件的圖形界面來進(jìn)行設(shè)置約束,即在各個(gè)綜合步驟(SynthesisTasks)中設(shè)置相關(guān)的約束。在圖形界面進(jìn)行設(shè)置后,transcripthistory里會(huì)顯示對應(yīng)的tcl 指令,可將其搜集起來匯總到腳本中,后續(xù)復(fù)用。修改源碼/配置后可以產(chǎn)生新的Solution,工具會(huì)顯示各個(gè)Solution的延時(shí)、吞吐、綜合面積和時(shí)序裕量。
以RMD模塊為例介紹HLS設(shè)計(jì),其包含了控制、參考像素管理、幀內(nèi)模式預(yù)測、殘差計(jì)算、SATD代價(jià)計(jì)算和模式排序與輸出等等子模塊。使用HLS實(shí)現(xiàn)各個(gè)子模塊,使用verilog進(jìn)行頂層設(shè)計(jì)。RMD將流水處理4個(gè)PU,對每個(gè)PU會(huì)進(jìn)行7種模式預(yù)測。流水線啟動(dòng)延時(shí)為12個(gè)周期,后續(xù)4*7=28個(gè)周期逐漸出結(jié)果。
采用基于類的方式來實(shí)現(xiàn)模塊設(shè)計(jì)。定義__ENC_RMD_CTL_H__這個(gè)宏以避免多重編譯。define.h中定義了諸如塊尺寸和位寬的一些參數(shù),以及封裝了一些常用的數(shù)據(jù)類型,比如AC_UINT(x)即 ac_int
將狀態(tài)跳轉(zhuǎn)條件和輸出置于狀態(tài)變量(計(jì)數(shù)器 cnt_mod/pu,狀態(tài)機(jī)state)更新之前,即當(dāng)前輸出與之前的輸入和狀態(tài)變量相關(guān),摩爾型。
以Planar預(yù)測模式為例,其將根據(jù)上方、左方和左上方的參考像素來得到當(dāng)前塊的預(yù)測值,pxl_t是封裝了ac_int<8,false>。對兩重循環(huán)使用#pragmahls_unroll yes進(jìn)行循環(huán)展開。定義相應(yīng)位寬的中間變量來記錄中間結(jié)果,避免被截?cái)唷τ谶@類純計(jì)算函數(shù),無需手動(dòng)切流水級,工具將根據(jù)目標(biāo)工藝和時(shí)鐘約束來自動(dòng)調(diào)度,使得各個(gè)周期內(nèi)的運(yùn)算延時(shí)較為均勻。
在非頂層函數(shù)的接口中可以使用數(shù)組來簡化后續(xù)索引。為此,在頂層函數(shù)的輸入和輸出處需增加平面格式與多維數(shù)組格式的數(shù)據(jù)格式轉(zhuǎn)換,可使用slc和set_slc進(jìn)行切片操作。
對于參考像素管理中需要使用到的行緩存,register實(shí)現(xiàn)時(shí)代價(jià)過大,傾向于使用ram實(shí)現(xiàn)。為此,1. 使用 static修飾該數(shù)組;2. 如果不需要將數(shù)組/ram初始化為0,則設(shè)置該數(shù)組的初始化類型為AC_VAL_DC,即 Don’tCare,以避免工具默認(rèn)對ram進(jìn)行初始化為0的操作,節(jié)省若干啟動(dòng)周期。3. 在設(shè)置目標(biāo)庫時(shí)增加相應(yīng)的ram庫,如ccs_sample_mem。此外,可以通過tcl指令來指定某些數(shù)組的默認(rèn)類型,例如將buf_hor_lin_rd 強(qiáng)制設(shè)置為Register類型。
審核編輯 :李倩
-
硬件設(shè)計(jì)
+關(guān)注
關(guān)注
18文章
389瀏覽量
44502 -
數(shù)據(jù)類型
+關(guān)注
關(guān)注
0文章
236瀏覽量
13582 -
HLS
+關(guān)注
關(guān)注
1文章
128瀏覽量
23966
原文標(biāo)題:基于Catapult的HLS硬件設(shè)計(jì)
文章出處:【微信號:Rocker-IC,微信公眾號:路科驗(yàn)證】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論