觸發(fā)器的種類與觸發(fā)方式

你知道嗎?計算機和計算器使用觸發(fā)器來進行記憶。一定數(shù)量的觸發(fā)器組合將產(chǎn)生一定數(shù)量的內(nèi)存。觸發(fā)器是使用邏輯門形成的，而邏輯門又由晶體管制成。

觸發(fā)器是電子設(shè)備內(nèi)存中的基本構(gòu)建塊，每個觸發(fā)器可以存儲一位數(shù)據(jù)。觸發(fā)器有兩個穩(wěn)定狀態(tài)，因此它們是雙穩(wěn)態(tài)多諧振蕩器，兩個穩(wěn)定狀態(tài)分別是高(邏輯 1)和低(邏輯 0)。

之所以使用術(shù)語觸發(fā)器，是因為它們可以在控制信號的影響下在狀態(tài)之間切換，即它們可以“翻轉(zhuǎn)”到一個狀態(tài)并“翻轉(zhuǎn)”回另一個狀態(tài)。其主要特點包括：

觸發(fā)器是二進制存儲設(shè)備，因為它們可以存儲二進制數(shù)據(jù)(0或1)。

觸發(fā)器是邊沿敏感或邊沿觸發(fā)設(shè)備，即它們對轉(zhuǎn)換敏感，而不是對時鐘信號的持續(xù)時間或?qū)挾让舾小?/p>

也被稱為信號變化敏感器件，即時鐘信號電平的變化會帶來觸發(fā)器輸出的變化。

工作方式取決于時鐘脈沖。

也用于控制數(shù)字電路的功能，因為可以根據(jù)狀態(tài)改變數(shù)字電路的操作。

觸發(fā)器的種類

一些最常見的觸發(fā)器包括SR觸發(fā)器、D觸發(fā)器、JK觸發(fā)器和T觸發(fā)器，下面分別來介紹下。

1、SR觸發(fā)器

SR觸發(fā)器是所有觸發(fā)器中的基本觸發(fā)器，所有其他觸發(fā)器都是在SR觸發(fā)器的基礎(chǔ)上開發(fā)的。SR觸發(fā)器如下圖所示：

SR代表SET和RESET，這也可以稱為RS觸發(fā)器。不同的是RS是反相SR觸發(fā)器。任何觸發(fā)器都可以使用邏輯門構(gòu)建。使用NAND和NOR門，因為它們是通用門。

下面是使用NAND門的SR觸發(fā)器。

SR觸發(fā)器的真值表：

工作過程：

從上面的真值表可以清楚地看出，SR觸發(fā)器將在四個條件下置位或復(fù)位。

對于最后一個條件，它將處于無效狀態(tài)。

當S=1且R=0時，SR觸發(fā)器將被設(shè)置，如果S=1且R=1，則觸發(fā)器會記住先前的狀態(tài)。

當S=0且R=1時，觸發(fā)器將被復(fù)位，如果S=1且R=1，則它會記住之前的狀態(tài)。

但是當兩個輸入都為零時，SR觸發(fā)器將處于不確定狀態(tài)，其中Q和Q'將相同，這是不允許的。

通過向現(xiàn)有觸發(fā)器添加門額外的門來避免這種不確定狀態(tài)。這稱為時鐘或門控SR觸發(fā)器，這僅產(chǎn)生高時鐘脈沖的輸出。以下是使用NAND門的時鐘SR觸發(fā)器的電路：

2、D觸發(fā)器

在SR觸發(fā)器中發(fā)生了一個不確定的狀態(tài)，這可以通過使用D觸發(fā)器來避免。這里D代表“數(shù)據(jù)(Data)”。它由SR觸發(fā)器構(gòu)成，其中計時SR觸發(fā)器的兩個輸入 (S&R) 連接到反相器。

D觸發(fā)器是使用最廣泛的觸發(fā)器之一，它有一個時鐘信號(Clk)作為輸入，數(shù)據(jù)(D)作為另一個輸入。有兩個輸出，這些輸出相互補充。D觸發(fā)器的符號如下圖所示。

真值表圖如下：

使用NAND門的D觸發(fā)器如下圖所示：

工作過程：

D觸發(fā)器將根據(jù)時鐘信號工作。

當時鐘為低電平時，觸發(fā)器的輸出不會發(fā)生變化，即它會記住先前的狀態(tài)。

當時鐘信號為高電平并且在其數(shù)據(jù)引腳上接收到任何數(shù)據(jù)時，它會改變輸出狀態(tài)。

當數(shù)據(jù)為高時，Q復(fù)位為0，如果數(shù)據(jù)為低，Q被設(shè)置為0。

可以使用D觸發(fā)器構(gòu)建主從D觸發(fā)器。

3、JK觸發(fā)器

JK觸發(fā)器以發(fā)明IC的電氣工程師Jack Kilby的名字命名。

JK觸發(fā)器是對SR觸發(fā)器的修改。其中J輸入類似于SR觸發(fā)器的置位輸入，而K輸入類似于SR觸發(fā)器的復(fù)位輸入。SR觸發(fā)器 (S=R=1) 中不允許的條件J=K=1被解釋為切換命令。

在JK觸發(fā)器中，共有：

兩個數(shù)據(jù)輸入J和K。

一個時鐘信號輸入 (CLK)。

兩個輸出Q和Q'。

JK觸發(fā)器的符號如下所示：

真值表圖如下所示：

使用門的JK觸發(fā)器的電路如下所示，它類似于修改后的NAND SR觸發(fā)器：

工作過程：

當 J為低且K為低時，Q返回其先前的狀態(tài)值，即它保持當前狀態(tài)。

當J為低而K為高時，觸發(fā)器將處于復(fù)位狀態(tài)，即Q=0，Q'=1。

當J為高而K為低時，觸發(fā)器將處于置位狀態(tài)，即Q=1，Q'=0。

當J為高且K為高時，觸發(fā)器將處于Toggle狀態(tài)或翻轉(zhuǎn)狀態(tài)，這意味著輸出將補充先前的狀態(tài)值。

4、T觸發(fā)器

T觸發(fā)器也被稱為“Toggle Flip – flop”，切換是在存在時鐘輸入信號的情況下將輸出更改為先前狀態(tài)的補碼。

T觸發(fā)器共有：

T輸入。

一個時鐘信號輸入 (CLK)。

兩個輸出Q和Q'。

T型觸發(fā)器的符號如下圖所示：

其實可以通過使用任何其他觸發(fā)器來構(gòu)造一個T觸發(fā)器。

SR觸發(fā)器：通過將S 觸發(fā)器的輸出反饋連接到輸入 (S & R)。

D觸發(fā)器：將Q'連接到其D觸發(fā)器的數(shù)據(jù)輸入端作為反饋路徑。

JK觸發(fā)器：通過將JK觸發(fā)器的J&K輸入組合成單輸入，可以設(shè)計出T觸發(fā)器。

真值表如下圖所示：

由NAND JK觸發(fā)器制成的T觸發(fā)器電路如下圖所示。

工作過程：

當T輸入為低電平時，T觸發(fā)器的下一個狀態(tài)與當前狀態(tài)相同，即保持當前狀態(tài)。

T=0并且當前狀態(tài)=0然后下一個狀態(tài)=0。

T=0并且當前狀態(tài)=1然后下一個狀態(tài)=1。

當T輸入為高時，T觸發(fā)器的下一個狀態(tài)被切換，即它與時鐘轉(zhuǎn)換時當前狀態(tài)的補碼相同。

T=1并且當前狀態(tài)=0然后下一個狀態(tài)=1。

T=1并且當前狀態(tài)=1然后下一個狀態(tài)=0。

關(guān)于觸發(fā)方式

觸發(fā)器輸出的變化可以通過輸入信號的微小變化來完成，這種微小的變化可以在時鐘脈沖的幫助下完成，而該時鐘脈沖稱為觸發(fā)脈沖。

所以觸發(fā)器也被稱為“觸發(fā)”，當觸發(fā)脈沖施加到輸入時，會導致輸出發(fā)生變化。觸發(fā)器是寄存器和計數(shù)器中的基本組件，它們以多位數(shù)字的形式存儲數(shù)據(jù)。連接數(shù)個觸發(fā)器構(gòu)成時序電路，所有這些觸發(fā)器都需要觸發(fā)脈沖。施加到輸入的觸發(fā)脈沖的數(shù)量決定了計數(shù)器中的數(shù)量。

目前主有兩種觸發(fā)方式：電平觸發(fā)和邊沿觸發(fā)。

電平觸發(fā)

根據(jù)輸入的有效電平改變輸出狀態(tài)的觸發(fā)過程稱為“電平觸發(fā)”。電平觸發(fā)有兩種類型，它們是：

高電平觸發(fā)。

低電平觸發(fā)。

1、高電平觸發(fā)

在高電平觸發(fā)中，觸發(fā)器的輸出僅在其使能輸入處于高電平狀態(tài)即邏輯高或邏輯1時發(fā)生變化。高電平觸發(fā)的符號表示如下所示：

2、低電平觸發(fā)

在低電平觸發(fā)中，觸發(fā)器的輸出僅在其使能輸入處于低狀態(tài)即邏輯低或邏輯0時才發(fā)生變化。低電平觸發(fā)的符號表示如下所示，低電平觸發(fā)通常由時鐘輸入上的氣泡標識。

邊沿觸發(fā)

在邊沿觸發(fā)中，僅當輸入出現(xiàn)在時鐘脈沖的任一跳變時，輸出才會改變，即從低到高(0 到 1)或從高到低(1 到 0)。

邊沿觸發(fā)也有兩種類型，它們是：

正邊沿觸發(fā)。

負邊沿觸發(fā)。

1、正邊沿觸發(fā)

在正邊沿觸發(fā)中，僅當輸入處于時鐘脈沖輸入的正邊沿時，輸出才會改變，即從低到高(0 到 1)的轉(zhuǎn)換。當需要觸發(fā)器在低電平到高電平轉(zhuǎn)換狀態(tài)下響應(yīng)時，使用正邊沿觸發(fā)方法。正邊沿觸發(fā)沿觸發(fā)的符號表示如下所示。

2、負邊沿觸發(fā)

在負邊沿觸發(fā)中，只有當輸入處于時鐘脈沖輸入的負邊沿時，輸出才會改變，即從高電平到低電平(1 到 0)的轉(zhuǎn)換。當需要觸發(fā)器在高電平到低電平轉(zhuǎn)換狀態(tài)下響應(yīng)時，使用負邊沿觸發(fā)方法。負邊沿觸發(fā)的符號表示如下所示：

為什么說邊沿觸發(fā)優(yōu)于電平觸發(fā)?

最好使用邊沿觸發(fā)而不是電平觸發(fā)。這是因為對于電平觸發(fā)觸發(fā)器的特定情況，電平觸發(fā)可能會導致電路不穩(wěn)定，其中在觸發(fā)器輸出發(fā)生變化的同時，時鐘脈沖被提供給輸入。從輸出到輸入的反饋會導致這種不穩(wěn)定性。為了避免這種不穩(wěn)定性，使用了邊沿觸發(fā)觸發(fā)器。

觸發(fā)器的應(yīng)用

觸發(fā)器的應(yīng)用非常廣泛，可以說在數(shù)字電路中很是常見，下面簡單整理一些：

寄存器：由于觸發(fā)器有兩個穩(wěn)定狀態(tài)，所以將它們用于寄存器等存儲元件中，用于數(shù)據(jù)存儲。通常在計算機等電子設(shè)備中使用寄存器。

計數(shù)器：相互連接的觸發(fā)器組用作計數(shù)器，對事件發(fā)生的增量或減量進行計數(shù)。

分頻電路：觸發(fā)器用作分頻電路，將輸入頻率精確地分成一半。分頻電路用于規(guī)范電子電路的頻率。

數(shù)據(jù)傳輸：使用移位寄存器(一種特殊類型的寄存器)將數(shù)據(jù)從一個觸發(fā)器傳輸?shù)搅硪粋€觸發(fā)器，它們以特定的順序連接。

總結(jié)

簡單來說，觸發(fā)器就是同步時序電路的構(gòu)建塊。它有兩個穩(wěn)定狀態(tài)，可以存儲一位信息。觸發(fā)器將具有時鐘信號，它們的狀態(tài)根據(jù)時鐘脈沖而變化，這些設(shè)備將具有兩種狀態(tài)和一條反饋路徑。

需要注意的是，觸發(fā)器是邊緣敏感的，當時鐘信號從低到高或從高到低轉(zhuǎn)換時，它們將改變它們的狀態(tài)。在時鐘信號從0到1或1到0的轉(zhuǎn)換之后，即當時鐘處于恒定的0或1時，即使輸入發(fā)生變化，狀態(tài)也保持不變。