是否有一種最佳的方法來(lái)進(jìn)行封裝內(nèi)的Die測(cè)試以減少測(cè)試時(shí)間

年度ITC活動(dòng)于9月的最后一周舉行，我們一直在關(guān)注來(lái)自EDA供應(yīng)商的所有新聞亮點(diǎn)，因?yàn)榛ㄔ跍y(cè)試器上的時(shí)間可能是一個(gè)主要成本，而在生產(chǎn)過(guò)程中發(fā)現(xiàn)缺陷芯片的價(jià)值是非常關(guān)鍵的。小芯片、2.5D和3D IC設(shè)計(jì)已經(jīng)引起了測(cè)試界的關(guān)注，我們了解到西門子EDA剛剛宣布用他們的DFT方法來(lái)解決新的測(cè)試需求。Vidya Neerkundar是DFT產(chǎn)品Tessent系列的產(chǎn)品經(jīng)理，她介紹了最新情況。

DFT的挑戰(zhàn)

在IC設(shè)計(jì)的大部分歷史中，一個(gè)封裝中都只有一個(gè)Die，或者是多芯片模塊(MCM)。對(duì)于有多個(gè)Die的2.5D和3D IC，如何進(jìn)行單獨(dú)的Die測(cè)試，然后使它們適用于最終的封裝?

如果其中每個(gè)Die的DFT架構(gòu)彼此不同呢?

是否有一種最佳的方法來(lái)進(jìn)行封裝內(nèi)的Die測(cè)試，以減少測(cè)試時(shí)間?

2.5D和3D小芯片

Tessent Multi-die

西門子的開發(fā)團(tuán)隊(duì)擴(kuò)展了他們的技術(shù)，支持使用Tessent Multi-die 的2.5D和3D IC封裝。Tessent流掃描網(wǎng)絡(luò)使用2D分層掃描測(cè)試?，F(xiàn)在，這種方法將2D分層DFT擴(kuò)展到2.5D和3D IC。以下是2.5D設(shè)備中三個(gè)小芯片的情況：

IEEE為3D堆疊集成電路的測(cè)試訪問(wèn)架構(gòu)創(chuàng)建了一個(gè)標(biāo)準(zhǔn)，稱為IEEE 1838-2019。IEEE 1687使用另一個(gè)標(biāo)準(zhǔn)IEEE 1149.1定義了集成電路內(nèi)嵌入儀器的訪問(wèn)和控制，該標(biāo)準(zhǔn)帶有測(cè)試訪問(wèn)端口。Tessent Multi-die支持所有這些標(biāo)準(zhǔn)。

芯片設(shè)計(jì)中的每個(gè)Die都有一個(gè)邊界掃描描述語(yǔ)言(BSDL)文件，然后Tessent Multi-die將創(chuàng)建包級(jí)BSDL。

IEEE 1838標(biāo)準(zhǔn)

該以Die為中心的測(cè)試標(biāo)準(zhǔn)于2019年11月獲得委員會(huì)批準(zhǔn)，并允許將一個(gè)Die作為多Die堆棧的一部分進(jìn)行測(cè)試。為了測(cè)試目的，使用一個(gè)柔性并行端口(FPP)、Die包裝寄存器(DWR)和測(cè)試訪問(wèn)端口(TAP)連接Die的3D堆棧:

用于測(cè)試的3D堆棧

IEEE 1687 -內(nèi)部JTAG

這個(gè)2014年的標(biāo)準(zhǔn)有助于簡(jiǎn)化嵌在每個(gè)Die內(nèi)的儀器的使用。有一種儀器連接語(yǔ)言(ICL)和過(guò)程描述語(yǔ)言(PDL)來(lái)定義儀器。ATE系統(tǒng)和內(nèi)部JTAG之間的流程如下所示:

IEEE 1687流

IEEE 1149.1 JTG

帶有測(cè)試訪問(wèn)端口的邊界掃描標(biāo)準(zhǔn)可以追溯到1990年，邊界掃描描述語(yǔ)言(BSDL)出現(xiàn)于2001年。該標(biāo)準(zhǔn)定義了指令和測(cè)試數(shù)據(jù)如何在芯片內(nèi)部流動(dòng)。

IEEE 1149.1 JTAG

將所有這些測(cè)試標(biāo)準(zhǔn)放在一起，我們可以看到Tessent Multi-die如何連接到3D堆棧中的每個(gè)芯片。每個(gè)Die內(nèi)核的測(cè)試模式和測(cè)試調(diào)度是通過(guò)Tessent流掃描網(wǎng)絡(luò)(SSN)完成的。

Tessent流掃描網(wǎng)絡(luò)

SSN基本上是將測(cè)試數(shù)據(jù)傳輸分組，從而將核心DFT和芯片DFT解耦，允許同時(shí)測(cè)試的核心獨(dú)立移動(dòng)。實(shí)際的好處是為DFT規(guī)劃節(jié)省時(shí)間，更容易進(jìn)行路由和定時(shí)關(guān)閉，并最多可以減少4倍的測(cè)試時(shí)間。

總結(jié)

代工廠、設(shè)計(jì)、測(cè)試和IEEE之間的密切合作創(chuàng)造了一個(gè)充滿活力的2.5D和3D生態(tài)系統(tǒng)，所有的技術(shù)都已到位，以推進(jìn)半導(dǎo)體創(chuàng)新。西門子EDA在使用IEEE標(biāo)準(zhǔn)的同時(shí)擴(kuò)展了他們的Tessent軟件，以接受新的測(cè)試挑戰(zhàn)。Tessent Multi-die與所有其他的Tessent產(chǎn)品和平臺(tái)集成在一起，因此我們不必將工具和流程拼湊在一起。

審核編輯：劉清