Systemverilog中的union

SystemVerilog union允許單個(gè)存儲(chǔ)空間以不同的數(shù)據(jù)類(lèi)型存在，所以u(píng)nion雖然看起來(lái)和struct一樣包含了很多個(gè)成員，實(shí)際上物理上共享相同的存儲(chǔ)區(qū)域。

結(jié)構(gòu)體占用的內(nèi)存空間是其中所有成員的存儲(chǔ)空間之和，而聯(lián)合體所占用的存儲(chǔ)空間是等于其中所有成員中最大的存儲(chǔ)空間。

union {
 int a;
 byte b;
 bit [15:0] c;
 } data;

在上面的例子中，由于占用最大存儲(chǔ)空間的成員是int a，所以這個(gè)聯(lián)合體的存儲(chǔ)空間是32bit，示意圖如下

而對(duì)于結(jié)構(gòu)體

struct {
 int a;
 byte b;
 bit [15:0] c;
 } data;

所占用的存儲(chǔ)空間是所有成員之和。示意圖如下

審核編輯：湯梓紅