0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

IC驗(yàn)證和DFT哪個(gè)更有前景

jf_GctfwYN7 ? 來(lái)源:IC修真院 ? 作者:IC修真院 ? 2022-12-01 10:09 ? 次閱讀

在前端設(shè)計(jì)和功能驗(yàn)證之間做對(duì)比的情況是很常見(jiàn)的,但隨著IC設(shè)計(jì)業(yè)的發(fā)展,很多初入行的ICer對(duì)其他崗位之間的異同點(diǎn)也很好奇。比如驗(yàn)證和DFT。

4ce6a1d0-70a0-11ed-8abf-dac502259ad0.png

4cf78afe-70a0-11ed-8abf-dac502259ad0.png

4da21f14-70a0-11ed-8abf-dac502259ad0.png

4db4af44-70a0-11ed-8abf-dac502259ad0.png

對(duì)一顆芯片來(lái)說(shuō),驗(yàn)證會(huì)讓芯片正確地實(shí)現(xiàn)規(guī)格書(shū)所定義的功能;DFT會(huì)讓芯片的制造測(cè)試、開(kāi)發(fā)和應(yīng)用變得更加高效、容易且便宜。

功能驗(yàn)證是檢查芯片設(shè)計(jì)錯(cuò)誤/失誤的重要環(huán)節(jié),工程師需要在驗(yàn)證過(guò)程中發(fā)現(xiàn)性能不滿(mǎn)足、設(shè)計(jì)代碼功能bug等問(wèn)題,并且盡可能提升驗(yàn)證覆蓋率。

簡(jiǎn)而言之,就是確保設(shè)計(jì)符合其設(shè)計(jì)規(guī)范和所期望的功能。

閱讀design spec,編寫(xiě)verification spec,制定test plan。

搭建驗(yàn)證環(huán)境 (C/C++,systemC,systemverilog)。

創(chuàng)建test cases。

監(jiān)測(cè)regression和提升coverage。

support其他工程師。

DFT可測(cè)性設(shè)計(jì)是在設(shè)計(jì)電路時(shí)為了達(dá)到故障檢測(cè)目的所做的輔助性設(shè)計(jì),也就是在電路設(shè)計(jì)之初就考慮測(cè)試的問(wèn)題,主要用來(lái)檢測(cè)生產(chǎn)故障。

說(shuō)得再簡(jiǎn)單一些,就是在設(shè)計(jì)芯片的時(shí)候進(jìn)行一些“埋點(diǎn)”操作,等芯片生產(chǎn)出來(lái)之后,可以通過(guò)外面的端口看到內(nèi)部的情況。

參與芯片DFT架構(gòu)定義和設(shè)計(jì)。

完成DFT電路設(shè)計(jì),包括Scan、Mbist、Bscan等。

協(xié)助后端團(tuán)隊(duì)處理DFT相關(guān)的時(shí)序分析和timing收斂工作。

使用EDA工具生成測(cè)試向量,并且進(jìn)行仿真驗(yàn)證。

參與ATE,debug 測(cè)試failure。

這兩個(gè)崗位在整個(gè)芯片設(shè)計(jì)流程中分管的是不同的部分,負(fù)責(zé)的內(nèi)容也各不相同。

有的公司將DFT劃分在RTL代碼設(shè)計(jì)環(huán)節(jié),屬于前端設(shè)計(jì)的一部分;有的公司把他劃分在網(wǎng)表上做,屬于后端設(shè)計(jì)的一部分。

驗(yàn)證就不用多說(shuō)了,在前端設(shè)計(jì)之后,后端設(shè)計(jì)之前。

如果非要說(shuō)這兩個(gè)崗位一些共通之處的話,他們和設(shè)計(jì)端其他崗位一樣——都要確保芯片的性能高、功能、功耗符合Spec要求。

在驗(yàn)證和DFT中該如何做選擇呢?

首先需要明確一下兩個(gè)崗位的入行門(mén)檻和難度。它們對(duì)學(xué)歷門(mén)檻(本科及以上,碩士?jī)?yōu)先)和專(zhuān)業(yè)要求(理工科,微電子/電子類(lèi)優(yōu)先)是差不太多的。

如果考慮市場(chǎng)需求。

現(xiàn)在芯片的集成度極高,且數(shù)字類(lèi)芯片迭代較快,每款芯片都必然要進(jìn)行完備的驗(yàn)證流程,所以業(yè)界所傳(前端)設(shè)計(jì)與驗(yàn)證1:3也不是空穴來(lái)風(fēng),只是很多公司目前并不能達(dá)到這個(gè)理想配比而已。就客觀情況來(lái)說(shuō),驗(yàn)證崗的整體需求量大于DFT。

如果考慮崗位容量。

因?yàn)樾枨罅看?、門(mén)檻相對(duì)較低、薪資水平可觀等優(yōu)點(diǎn),驗(yàn)證崗位自然吸納了一批理工科人才,其中也不乏一些大佬級(jí)選手,不去卷大廠和ssp的話其實(shí)問(wèn)題也不大。但相較之下,DFT競(jìng)爭(zhēng)情況就稍微好一些。

如果考慮薪資待遇。

相信現(xiàn)在大家都比較清楚,數(shù)字IC設(shè)計(jì)端的幾個(gè)崗位薪資待遇其實(shí)都差不太多。以今年秋招舉例(Base上海+學(xué)歷211碩士),某集團(tuán)旗下的公司給前端設(shè)計(jì)崗基本在35W+,某GPU廠商給功能驗(yàn)證崗30-35W左右,某IP授權(quán)類(lèi)廠商給DFT崗30W+股票的待遇。當(dāng)然,不同公司、不同學(xué)歷背景薪資之間還是有差異的,整體來(lái)看今年秋招薪資分布比較密集的區(qū)間是30-45W。

如果考慮長(zhǎng)期發(fā)展。

正常情況下,一家IC設(shè)計(jì)公司的驗(yàn)證團(tuán)隊(duì)是最龐大的。所以如果未來(lái)想要帶團(tuán)隊(duì)的話,還是驗(yàn)證崗的可能性更大。

DFT是一個(gè)越在大廠越重要的角色(一些小公司是沒(méi)有專(zhuān)門(mén)的DFT團(tuán)隊(duì)的)。DFT工程師需要懂設(shè)計(jì)、懂測(cè)試、懂電路,但前些年我們對(duì)DFT并不算重視,近些年才逐漸進(jìn)入高端線,所以現(xiàn)在的DFT工程師極其稀缺。 畢竟人才以稀為貴,前景也是很光明的。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • IC
    IC
    +關(guān)注

    關(guān)注

    36

    文章

    5834

    瀏覽量

    174910
  • DFT
    DFT
    +關(guān)注

    關(guān)注

    2

    文章

    224

    瀏覽量

    22633
  • 驗(yàn)證
    +關(guān)注

    關(guān)注

    0

    文章

    58

    瀏覽量

    15145

原文標(biāo)題:IC驗(yàn)證和DFT哪個(gè)更好,更有前景?

文章出處:【微信號(hào):IC修真院,微信公眾號(hào):IC修真院】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    智能IC卡測(cè)試設(shè)備的技術(shù)原理和應(yīng)用場(chǎng)景

    包含多種功能模塊,如CPU、RAM、EEPROM、ROM等,以及一個(gè)卡內(nèi)操作系統(tǒng)(COS)。測(cè)試設(shè)備通過(guò)模擬讀寫(xiě)器的功能,向IC卡發(fā)送指令和數(shù)據(jù),并接收來(lái)自IC卡的響應(yīng),從而驗(yàn)證IC
    發(fā)表于 09-26 14:27

    【「數(shù)字IC設(shè)計(jì)入門(mén)」閱讀體驗(yàn)】+ 數(shù)字IC設(shè)計(jì)流程

    設(shè)計(jì)。前端數(shù)字IC工程師的工作包括電路規(guī)范的撰寫(xiě),電路架構(gòu)的設(shè)計(jì),電路的實(shí)現(xiàn)以及驗(yàn)證、綜合出符合要求的電路網(wǎng)表,最后按一定的工作規(guī)范要求提交網(wǎng)表給后端部門(mén)。前端設(shè)計(jì)的工作完成后,項(xiàng)目才能繼續(xù)往下進(jìn)行,因此
    發(fā)表于 09-25 15:51

    Lint靜態(tài)驗(yàn)證工具如何助力IC設(shè)計(jì)

    近年來(lái)IC設(shè)計(jì)的規(guī)模和復(fù)雜度不斷增大,產(chǎn)品的迭代周期越來(lái)越短,傳統(tǒng)的驗(yàn)證方式已經(jīng)難以滿(mǎn)足設(shè)計(jì)團(tuán)隊(duì)的要求。在“設(shè)計(jì)左移”這一理念的趨勢(shì)下,設(shè)計(jì)流程和方法學(xué)不斷進(jìn)行創(chuàng)新和優(yōu)化,其中,具備“設(shè)計(jì)左移”思想
    的頭像 發(fā)表于 09-03 10:15 ?397次閱讀
    Lint靜態(tài)<b class='flag-5'>驗(yàn)證</b>工具如何助力<b class='flag-5'>IC</b>設(shè)計(jì)

    TPA3118D2和TPA3130D2哪個(gè)功放IC好??jī)煞N放大器是否互換?

    請(qǐng)問(wèn)TI的大神們,使用以下哪個(gè)功放IC好? TPA3118D2 TPA3130D2 兩種放大器是否互換? 是否需要增加一個(gè)TPS61088升壓?如果增加了,播放輸出的時(shí)候,會(huì)不會(huì)產(chǎn)生電流聲?
    發(fā)表于 08-22 07:05

    北京清微智能科技有限公司發(fā)布IC驗(yàn)證新方法,實(shí)現(xiàn)雙DUT驗(yàn)證

    清微智能在本周宣布新型專(zhuān)利“一種IC驗(yàn)證中實(shí)現(xiàn)雙DUT驗(yàn)證的方法”已于今年3月獲批。該項(xiàng)專(zhuān)利內(nèi)容由該集團(tuán)獨(dú)立研究,申請(qǐng)日期優(yōu)先于2024年3月26日。
    的頭像 發(fā)表于 04-08 10:07 ?478次閱讀
    北京清微智能科技有限公司發(fā)布<b class='flag-5'>IC</b><b class='flag-5'>驗(yàn)證</b>新方法,實(shí)現(xiàn)雙DUT<b class='flag-5'>驗(yàn)證</b>

    fpga驗(yàn)證和uvm驗(yàn)證的區(qū)別

    FPGA驗(yàn)證和UVM驗(yàn)證在芯片設(shè)計(jì)和驗(yàn)證過(guò)程中都扮演著重要的角色,但它們之間存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-15 15:00 ?1301次閱讀

    fpga和嵌入式哪個(gè)前景

    FPGA和嵌入式系統(tǒng)各有其獨(dú)特的優(yōu)勢(shì)和應(yīng)用領(lǐng)域,因此很難直接判斷哪個(gè)前景更好。它們?cè)诓煌念I(lǐng)域都有廣泛的應(yīng)用和重要的價(jià)值。
    的頭像 發(fā)表于 03-14 16:37 ?2162次閱讀

    國(guó)內(nèi)首款自研的DFT EDA工具IMPERATA重磅發(fā)布

    IMPERATA是簡(jiǎn)矽自主研發(fā)的一款DFT EDA工具。它提供了一整套解決方案,用于在集成電路設(shè)計(jì)過(guò)程中實(shí)現(xiàn)測(cè)試和驗(yàn)證的自動(dòng)化。
    的頭像 發(fā)表于 02-20 17:18 ?1913次閱讀
    國(guó)內(nèi)首款自研的<b class='flag-5'>DFT</b> EDA工具IMPERATA重磅發(fā)布

    談?wù)剶?shù)字驗(yàn)證場(chǎng)景的“邊界”和“異?!?/a>

    IC驗(yàn)證者進(jìn)行測(cè)試點(diǎn)評(píng)審的時(shí)候,或者在和DE(數(shù)字設(shè)計(jì)工程師)、SE(系統(tǒng)工程師)進(jìn)行驗(yàn)證場(chǎng)景討論的時(shí)候,常常會(huì)聽(tīng)到“邊界”“異?!边@倆詞。他倆就像是一對(duì)形影不離的好朋友,同時(shí)出現(xiàn)在驗(yàn)證
    的頭像 發(fā)表于 01-23 13:43 ?603次閱讀

    一文了解SOC的DFT策略及全芯片測(cè)試的內(nèi)容

    SOC ( System on Chip)是在同一塊芯片中集成了CPU、各種存儲(chǔ)器、總線系統(tǒng)、專(zhuān)用模塊以及多種l/O接口的系統(tǒng)級(jí)超大規(guī)模集成電路。 由于SOC芯片的規(guī)模比較大、內(nèi)部模塊的類(lèi)型以及來(lái)源多樣,因此SOC芯片的DFT面臨著諸多問(wèn)題。
    發(fā)表于 12-22 11:23 ?2475次閱讀
    一文了解SOC的<b class='flag-5'>DFT</b>策略及全芯片測(cè)試的內(nèi)容

    DFT設(shè)計(jì)—MBIST算法測(cè)試

    當(dāng)SoC上有超過(guò)80%的芯片面積被各種形式的存儲(chǔ)器占用之時(shí),存儲(chǔ)器的DFT測(cè)試已經(jīng)變得非常重要。
    的頭像 發(fā)表于 12-09 09:56 ?3955次閱讀
    <b class='flag-5'>DFT</b>設(shè)計(jì)—MBIST算法測(cè)試

    DFT的簡(jiǎn)單介紹(上)

    DFT全稱(chēng)為Design for Test,可測(cè)性設(shè)計(jì)。就是說(shuō)我們?cè)O(shè)計(jì)好一個(gè)芯片后,在仿真時(shí)可能99%的用例都通過(guò)了,怎么保證流片出來(lái)的實(shí)際芯片也能正常工作呢?
    的頭像 發(fā)表于 12-06 15:02 ?1400次閱讀

    基于體系結(jié)構(gòu)和基于流的DFT方法

    基于架構(gòu)和基于流的DFT方法 ASIC設(shè)計(jì)平均門(mén)數(shù)的增加迫使設(shè)計(jì)團(tuán)隊(duì)花費(fèi)20%到50%的ASIC開(kāi)發(fā)工作量測(cè)試相關(guān)的問(wèn)題,以實(shí)現(xiàn)良好的測(cè)試覆蓋率。雖然遵循設(shè)計(jì)測(cè)試規(guī)則被認(rèn)為是一種良好的做法,但是
    的頭像 發(fā)表于 11-10 17:01 ?480次閱讀

    DFT如何產(chǎn)生PLL 測(cè)試pattern

    DFT PLL向量,ATE怎么用? 自動(dòng)測(cè)試設(shè)備(ATE)對(duì)PLL(鎖相環(huán))進(jìn)行測(cè)試時(shí),我們首先要明白PLL在系統(tǒng)級(jí)芯片(SoC)中的重要性。它是SoC中關(guān)鍵的時(shí)鐘或信號(hào)同步部件,其性能直接影響
    的頭像 發(fā)表于 10-30 11:44 ?1543次閱讀
    <b class='flag-5'>DFT</b>如何產(chǎn)生PLL 測(cè)試pattern

    【西安線下】就在明天!系統(tǒng)驗(yàn)證IC 驗(yàn)證研討會(huì)專(zhuān)場(chǎng) — 2023 Cadence 中國(guó)技術(shù)巡回研討會(huì)

    電子設(shè)計(jì)自動(dòng)化領(lǐng)域領(lǐng)先的供應(yīng)商 Cadence,誠(chéng)邀您參加“2023 Cadence 中國(guó)技術(shù)巡回研討會(huì)”。會(huì)議將集聚 Cadence 的開(kāi)發(fā)者與資深技術(shù)專(zhuān)家,與您分享系統(tǒng)驗(yàn)證IC 驗(yàn)證解決方案
    的頭像 發(fā)表于 10-25 10:40 ?352次閱讀
    【西安線下】就在明天!系統(tǒng)<b class='flag-5'>驗(yàn)證</b>及 <b class='flag-5'>IC</b> <b class='flag-5'>驗(yàn)證</b>研討會(huì)專(zhuān)場(chǎng) — 2023 Cadence 中國(guó)技術(shù)巡回研討會(huì)