基于邏輯門的構成解釋如何完成任意邏輯的管級電路設計

在數(shù)字IC設計面試中經(jīng)常會被要求畫出某一個邏輯表達式的管級電路，本文將基于邏輯門的構成解釋如何完成任意邏輯的管級電路設計。

PMOS & NMOS

要想輕松畫出管級電路，首先要理解，為什么在邏輯門中PMOS總是作為上管，NMOS總是作為下管。

對于P管來說，電流從S流向D，其導通條件為VSG>VTH(閾值)；N管反之。

假設P管作為下管，即D極接地，此時，S級連接外部電路，VS不可知，想要通過改變G級輸入控制VSG電壓差，G級控制邏輯會比較復雜。

相反，將P管作為上管，那么S接VCC，VS電壓確定，通過控制G級的高低電平即可控制MOS管開關。

同理分析NMOS，因此通常將P管作為上管，N管做為下管。

邏輯門的管級電路

明白上述原因后，就可以理解輸出的高電平由上管決定，低電平由下管決定。為了保證在某一時刻，輸出只能為高電平或低電平，需要結合上下管，即當上管導通時，下管必然關斷，反之亦然。

非門的管級電路如下圖所示，由P管和N管串聯(lián)組合而成。

當A = 1時，上管關斷，下管導通，輸出為0；

當A = 0時，上管導通，下管關斷，輸出為1。

由于MOS管本身的特性，我們無法直接搭建出與門和或門，只能通過與非門或非門結合非門間接搭出，也就是說，與門和非門的搭建至少需要6個MOS管。

如圖所示為或非門管級電路結構。兩個P管串聯(lián)后與兩個并聯(lián)的N管串聯(lián)。

其輸入輸出特性如下表：

與非門的管級電路如下所示：

其輸入輸出特性如下所示：

管級電路的轉(zhuǎn)換

在理解了上述門電路的管級電路后，結合下述三個步驟，即可輕松用MOS管搭建任意邏輯電路。

1. 對邏輯式按照摩爾公式取反，盡可能將每個輸入轉(zhuǎn)換成反邏輯形式；

2. 先畫上管，與為串聯(lián)，或為并聯(lián)；下管與上管相反；

3. 對整體結果取反(即加非門)；

這里對D=AB+C進行舉例。

D=((AB+C)')'=((AB)'C')'=((A'+B')C')'

1

A'+B'

2

(A'+B')C'

3

根據(jù)上管畫出下管，串并聯(lián)相互轉(zhuǎn)換

4

A'+B'