如何利用高輸入源阻抗提高ADC測(cè)量精度

本應(yīng)用筆記討論了MAX11613 ADC與高輸入源阻抗的精度使用的方法。

介紹

無(wú)緩沖ADC因其設(shè)計(jì)簡(jiǎn)單而常用。但是，這些ADC的采集時(shí)間有限，需要輸入信號(hào)在分配的時(shí)間內(nèi)建立。這些ADC跟蹤輸入信號(hào)的間隔必須長(zhǎng)于輸入信號(hào)的建立時(shí)間，才能獲得精確的轉(zhuǎn)換結(jié)果。因此，需要低輸入源阻抗。

逐次逼近寄存器 （SAR） ADC 架構(gòu)

逐次逼近寄存器（SAR）ADC經(jīng)常用于采樣速率低于每秒5兆采樣（Msps）的中高分辨率應(yīng)用。SAR ADC的分辨率通常為8至20位。它們具有低功耗和小尺寸。這些特性使ADC成為各種應(yīng)用的理想選擇，如便攜式/電池供電儀器、筆式數(shù)字化儀、工業(yè)控制和數(shù)據(jù)/信號(hào)采集。

SAR ADC基本上實(shí)現(xiàn)了二進(jìn)制搜索算法。因此，雖然內(nèi)部電路可能以幾兆赫茲（MHz）運(yùn)行，但由于逐次逼近算法，ADC采樣速率只是數(shù)字的一小部分。

SAR ADC的基本架構(gòu)非常簡(jiǎn)單（圖1），但實(shí)現(xiàn)它有很多變化。模擬輸入電壓（V在） 處于跟蹤/保持狀態(tài)。N 位寄存器首先設(shè)置為中間量程（100...00，其中最高有效字節(jié) （MSB） 設(shè)置為 1），以實(shí)現(xiàn)二叉搜索算法。這會(huì)強(qiáng)制 DAC 輸出 （V代數(shù)轉(zhuǎn)換器） 為 V裁判/2，其中 V裁判是ADC的基準(zhǔn)電壓。進(jìn)行比較以確定 V 是否在小于或大于 V代數(shù)轉(zhuǎn)換器.比較器輸出為邏輯高電平或1，如果V電壓為1，則N位寄存器的MSB保持1在大于 V代數(shù)轉(zhuǎn)換器.相反，比較器輸出為邏輯低電平，寄存器的MSB為邏輯0，如果V為V。在小于 V代數(shù)轉(zhuǎn)換器.然后，SAR 控制邏輯移動(dòng)到下一個(gè)向下的位，強(qiáng)制其為高電平，然后進(jìn)行另一次比較。序列一直向下持續(xù)到最低有效字節(jié) （LSB）。轉(zhuǎn)換完成，N位數(shù)字字在寄存器中可用。

圖1.簡(jiǎn)化的N位SAR ADC架構(gòu)。

MAX11163等效輸入電路

MAX11613模擬輸入架構(gòu)包含一個(gè)模擬輸入多路復(fù)用器（mux）、一個(gè)全差分采樣保持（T/H）電容、T/H開(kāi)關(guān)、一個(gè)比較器和一個(gè)全差分開(kāi)關(guān)電容式數(shù)模轉(zhuǎn)換器（DAC）（圖2）。模擬輸入多路復(fù)用器連接C電鍍?cè)趩味四Ｊ较碌哪M輸入與差分模式下的+和–模擬輸入之間。

圖2.MAX11613等效輸入電路

T/H 開(kāi)關(guān)位于軌道位置和 C電鍍?cè)诓杉g隔期間對(duì)模擬輸入信號(hào)充電。T/H 開(kāi)關(guān)在采集間隔結(jié)束時(shí)移動(dòng)到保持位置，將電荷保留在 C 上電鍍作為輸入信號(hào)的穩(wěn)定樣本。開(kāi)關(guān)容性DAC在轉(zhuǎn)換間隔期間進(jìn)行調(diào)整，將比較器輸入電壓恢復(fù)到12位分辨率限制內(nèi)的0V。此操作需要 12 個(gè)轉(zhuǎn)換時(shí)鐘周期。相當(dāng)于轉(zhuǎn)移11pF x（V）的電荷在+ - V在-） 從 C電鍍到二進(jìn)制加權(quán)電容DAC，形成模擬輸入信號(hào)的數(shù)字表示。

如果源阻抗較高（>1.5k？），采樣精度可能會(huì)受到影響，這會(huì)導(dǎo)致輸入信號(hào)的建立時(shí)間長(zhǎng)于給定的采集時(shí)間。使用不同的源阻抗值進(jìn)行了以下實(shí)驗(yàn)。

實(shí)驗(yàn)

MAX11163配置為測(cè)量三個(gè)通道的數(shù)據(jù)：CH0， CH1和 CH1以查看高阻抗源對(duì)測(cè)量精度的影響。圖3顯示了具有三種不同源阻抗的數(shù)據(jù)。CH0有低 50？源阻抗。CH1有 10k？源阻抗，帶有一個(gè)額外的 100pF 電容器，從模擬輸入連接到地。CH1有 10k？源阻抗。C的實(shí)測(cè)數(shù)據(jù)H0（1.0004V） 在輸入電壓為 1.0000V 時(shí)誤差約為 -0.04%。C的實(shí)測(cè)數(shù)據(jù)H1（0.9460） 的誤差約為 5.5%。MAX11613測(cè)得的1.0000V輸入電壓為0.9735，輸入端沒(méi)有額外的100pF電容。誤差約為 2.69%。

圖3.MAX11613從1.0000V輸入電壓捕獲不同源阻抗的數(shù)據(jù)。

準(zhǔn)確性改進(jìn)

可以使用三種方法來(lái)最小化具有較高源阻抗的采樣誤差。

方法 1.緩沖放大器

MAX44244配置為緩沖放大器（圖4）時(shí)，提供低輸出阻抗，用于MAX11613精確捕獲信號(hào)。MAX44244還具有2μV的極低失調(diào)，非常適合與MAX11163配對(duì)，用于高精度測(cè)量，輸入阻抗高達(dá)1MHz。MAX44244是緩沖放大器的最佳選擇，用于高達(dá)10MHz的更高輸入頻率。

圖4.MAX44242/MAX44244緩沖放大器

結(jié)果表明，當(dāng)緩沖放大器連接在具有高輸入阻抗的兩個(gè)通道之后時(shí)，所有三個(gè)通道的低精度誤差僅為-0.04%。

圖5.緩沖放大器跟隨C的數(shù)據(jù)H1和 CH1（高輸入源阻抗）。

方法 2.高 CEXT 電容

通過(guò)在MAX11613 ADC的模擬輸入端在通道2（CEXT = 0.1μF）安裝高外部電容，器件的測(cè)量精度誤差大幅提高至-0.04%，就好像輸入具有低阻抗源（圖6）一樣。0.1μF的高電容可以存儲(chǔ)足夠的電荷，以便對(duì)內(nèi)部采樣電容（C在).因此，建立時(shí)間僅為R在× C在而不是更長(zhǎng)的（R源+ R在） × C在.因此，準(zhǔn)確性顯著提高。

圖6.1.0000V輸入的數(shù)據(jù)。CH0源阻抗為 50？。CH1源阻抗是10K？100pF到地面。CH1源阻抗是10K？0.1μF接地。

提高測(cè)量精度的第二種方法僅適用于直流或近直流輸入信號(hào)，因?yàn)橹辽?.1μF的高輸入電容（CEXT）是這樣的。 該 0.1μF 電容器提供 1/（2 × 3.1416 × 10k？ × 0.1μF） = 159Hz 與 10k？輸入源阻抗。

方法 3.更低的外部 SCL 串行時(shí)鐘頻率

如果模擬輸入源阻抗較高，則采集時(shí)間常數(shù)會(huì)延長(zhǎng)，并且轉(zhuǎn)換之間必須留出更多時(shí)間。實(shí)現(xiàn)高轉(zhuǎn)換精度的第三種方法是降低外部SCL串行時(shí)鐘頻率，以提供所需的額外轉(zhuǎn)換時(shí)間。圖7和圖8分別描述了SCL= 400kHz時(shí)1.37%和SCL= 90kHz時(shí)0.27%的精度誤差。

圖7.R源CH0= 50？， CH1= 10k？/1000pF， V在= 1.0000V， V模數(shù)轉(zhuǎn)換器（CH0） = 1.0004V （誤差 = -0.4%），V模數(shù)轉(zhuǎn)換器（CH1） = 0.9863V （誤差 = 1.37%）， f標(biāo)準(zhǔn)及校正實(shí)驗(yàn)所= 400kHz。

圖8.R源CH0= 50？， CH1= 10k？/1000pF， V在= 1.0004V， V模數(shù)轉(zhuǎn)換器（CH0） = 1.0004V （誤差 = 0%）， V模數(shù)轉(zhuǎn)換器（CH1） = 0.9973V （誤差 = 0.27%）， f標(biāo)準(zhǔn)及校正實(shí)驗(yàn)所= 90kHz。

結(jié)論

本文介紹了三種方法，以提高M(jìn)AX11163在高輸入源阻抗下的測(cè)量精度。緩沖放大器方法是使用MAX44242實(shí)現(xiàn)高達(dá)5MHz高輸入頻率的最佳方案。MAX44244具有極低的失調(diào)電壓，僅為2μV，輸入頻率高達(dá)1MHz，因此可提供較低的精度誤差。對(duì)于高達(dá) 100Hz 的直流或低輸入頻率，更簡(jiǎn)單、成本更低的解決方案是使用從模擬輸入連接到地的 0.1μF 高值電容器，為內(nèi)部采樣電容器 （C電鍍).提高轉(zhuǎn)換精度的最便宜的方法是簡(jiǎn)單地降低外部SCL串行時(shí)鐘頻率，這可以通過(guò)軟件更改來(lái)實(shí)現(xiàn)。

審核編輯：郭婷