由于測(cè)試芯片的復(fù)雜性和覆蓋范圍的原因,單個(gè)小芯片對(duì)復(fù)合材料成品率下降的影響正在為晶圓測(cè)試帶來(lái)新的性能要求。從測(cè)試的角度來(lái)看,使小芯片成為主流技術(shù)取決于確保以合理的測(cè)試成本獲得“足夠好的模具”
在異構(gòu)集成系統(tǒng)中,由于單個(gè)小芯片而導(dǎo)致的復(fù)合成品率下降的影響,就晶圓復(fù)雜度和測(cè)試復(fù)雜性而言,為晶圓測(cè)試帶來(lái)了新的性能要求。從測(cè)試的角度來(lái)看,使小芯片成為主流技術(shù)取決于確保以合理的測(cè)試成本獲得“足夠好的模具”。
晶圓級(jí)測(cè)試在小芯片制造過(guò)程中扮演著至關(guān)重要的角色。以HBM(高帶寬內(nèi)存)為例,它可以及早發(fā)現(xiàn)有缺陷的DRAM和邏輯芯片,以便可以在復(fù)雜而昂貴的堆疊階段之前將其刪除。堆疊后晶圓的進(jìn)一步測(cè)試可確保完成的堆疊在切割成獨(dú)立組件之前具有完整的功能。理想情況下,每個(gè)DRAM芯片在堆疊之前都應(yīng)進(jìn)行已知良好芯片(KGD)測(cè)試,以獨(dú)立驗(yàn)證其性能。但這在經(jīng)濟(jì)上通常是不可行的。在某些時(shí)候,測(cè)試成本超過(guò)了系統(tǒng)完成后增加的價(jià)值。 因此,需要一種平衡測(cè)試成本和未做芯片不良率檢測(cè)的測(cè)試策略,以將異構(gòu)集成引入大批量生產(chǎn)。
得益于MEMS探針卡技術(shù)的創(chuàng)新,F(xiàn)ormFactor的產(chǎn)品可以幫助客戶(hù)實(shí)現(xiàn)全流程的KGD測(cè)試(例如支持45μm柵格陣列間距微凸點(diǎn)測(cè)試的Altius?探針卡,用于高速HBM和Interposer插入連接器的良品率驗(yàn)證),并且可以接受有限的測(cè)試成本(例如SmartMatrix?探針卡,通過(guò)同時(shí)測(cè)試300mm晶圓上的數(shù)千個(gè)芯片,大大降低了每個(gè)芯片的測(cè)試成本)。 最終,我們?cè)谛⌒托酒圃爝^(guò)程的每個(gè)階段獲得有關(guān)產(chǎn)品性能和成品率的更多信息,從而幫助客戶(hù)降低總體制造成本。
審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
本文從硅片制備流程為切入點(diǎn),以方便了解和選擇合適的硅晶圓,硅晶圓的制備工藝流程比較復(fù)雜,加工工序多而長(zhǎng),所以必須嚴(yán)格控制每道工序的加工質(zhì)量,
發(fā)表于 10-21 15:22
?65次閱讀
薄膜發(fā)電作為一種利用薄膜太陽(yáng)能電池將太陽(yáng)能直接轉(zhuǎn)換為電能的技術(shù),雖然具有高效、靈活和環(huán)保等優(yōu)勢(shì),但在成為主流能源方面仍面臨一些挑戰(zhàn)。以下是一些主要的原因:
發(fā)表于 10-03 16:23
?170次閱讀
發(fā)展趨勢(shì)。天合光能作為行業(yè)引領(lǐng)者受邀出席并發(fā)表演講,產(chǎn)品經(jīng)理莊凌在演講中表示:TOPCon組件成為主流,700W+大勢(shì)所趨。此外,她還同與會(huì)者分享了應(yīng)用i-TOPCon技術(shù)的至尊組件的可靠性分析。
發(fā)表于 08-02 11:46
?618次閱讀
的現(xiàn)代化設(shè)施,不僅是Melexis迄今為止規(guī)模最大的晶圓測(cè)試中心,更是公司對(duì)未來(lái)半導(dǎo)體市場(chǎng)蓬勃發(fā)展的堅(jiān)定信心的體現(xiàn)。
發(fā)表于 07-19 15:16
?864次閱讀
晶圓是半導(dǎo)體制造過(guò)程中使用的一種圓形硅片,它是制造集成電路(IC)或芯片的基礎(chǔ)材料。
發(fā)表于 05-29 18:04
?5440次閱讀
晶圓測(cè)試的對(duì)象是晶圓,而晶圓由許多
發(fā)表于 04-23 16:56
?1366次閱讀
晶圓經(jīng)過(guò)前道工序后芯片制備完成,還需要經(jīng)過(guò)切割使晶圓上的芯片分離下來(lái),最后進(jìn)行封裝。
發(fā)表于 03-17 14:36
?1685次閱讀
芯片堆疊封裝存在著4項(xiàng)挑戰(zhàn),分別為晶圓級(jí)對(duì)準(zhǔn)精度、鍵合完整性、晶圓減薄與均勻性控制以及層內(nèi)(層間
發(fā)表于 02-21 13:58
?4945次閱讀
傳統(tǒng)封裝需要將每個(gè)芯片都從晶圓中切割出來(lái)并放入模具中。晶圓級(jí)封裝 (WLP) 則是先進(jìn)封裝技術(shù)的
發(fā)表于 01-12 09:29
?2546次閱讀
電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)Chiplet又稱(chēng)“小芯片”或“芯粒”,它是將一個(gè)功能豐富且面積較大的芯片裸片(die)拆分成多個(gè)芯粒(chiplet)。
發(fā)表于 01-12 00:55
?1911次閱讀
晶圓制造產(chǎn)業(yè)在集成電路產(chǎn)業(yè)中起著承前啟后的作用,是整個(gè)集成電路產(chǎn)業(yè)的平臺(tái)和核心,而晶圓代工又是晶圓
發(fā)表于 01-04 10:56
?1409次閱讀
、主流技術(shù)和應(yīng)用場(chǎng)景,以及面臨的挑戰(zhàn)和問(wèn)題。進(jìn)而提出采用Chiplet技術(shù),將不同的功能模塊獨(dú)立
發(fā)表于 12-08 10:28
?622次閱讀
隨著晶圓級(jí)封裝技術(shù)的不斷提升,眾多芯片設(shè)計(jì)及封測(cè)公司開(kāi)始思考并嘗試采用晶圓級(jí)封裝
發(fā)表于 11-30 09:23
?1928次閱讀
(scribe line、saw line)或街區(qū)(street、avenue):這些區(qū)域是在晶圓上用來(lái)分隔不同芯片之間的間隔區(qū)。劃片線(xiàn)通常是空白的,但有些公司在間隔區(qū)內(nèi)放置對(duì)準(zhǔn)標(biāo)記,或測(cè)試
發(fā)表于 11-01 15:46
?2710次閱讀
晶圓檢測(cè)機(jī),又稱(chēng)為半導(dǎo)體芯片自動(dòng)化檢測(cè)設(shè)備,是用于對(duì)半導(dǎo)體芯片的質(zhì)量進(jìn)行檢驗(yàn)和測(cè)試的專(zhuān)用設(shè)備。它可以用于硅片、硅
發(fā)表于 10-25 15:53
?0次下載
評(píng)論