為GSPS或RF采樣ADC供電：開(kāi)關(guān)穩(wěn)壓器與LDO

模數(shù)轉(zhuǎn)換器（ADC）是任何系統(tǒng)中不可或缺的組件，它依賴于從外部（模擬）世界收集信息進(jìn)行（數(shù)字）處理。這些系統(tǒng)的應(yīng)用范圍各不相同，從通信接收器到電子測(cè)試和測(cè)量，再到軍事和航空航天，僅舉幾例。硅處理技術(shù)（如65納米CMOS和28納米CMOS）的進(jìn)步使高速ADC能夠跨越GSPS（每秒千兆采樣）障礙。這為系統(tǒng)設(shè)計(jì)人員提供了對(duì)越來(lái)越寬的帶寬進(jìn)行采樣以進(jìn)行數(shù)字處理的能力。出于環(huán)境和成本原因，系統(tǒng)設(shè)計(jì)人員不斷嘗試降低總功耗。傳統(tǒng)上，ADC制造商推薦使用低噪聲LDO（低壓差）穩(wěn)壓器為GSPS（或RF采樣）ADC供電，以實(shí)現(xiàn)最大性能。但是，這不是高效的供電網(wǎng)絡(luò) （PDN） 實(shí)現(xiàn)。系統(tǒng)設(shè)計(jì)人員越來(lái)越要求使用開(kāi)關(guān)電源穩(wěn)壓器直接為 GSPS ADC 供電，而不會(huì)顯著降低 ADC 性能。

解決方案在于仔細(xì)的PDN實(shí)現(xiàn)和布局，以確保ADC性能不會(huì)受到影響。本文討論了線性電源和開(kāi)關(guān)電源之間的區(qū)別，并演示了將GSPS ADC與DC-DC轉(zhuǎn)換器結(jié)合使用可以顯著提高系統(tǒng)電源效率，而不會(huì)對(duì)ADC性能造成任何影響。本文討論了使用供電網(wǎng)絡(luò)組合的GSPS ADC的性能，并對(duì)成本和性能進(jìn)行了比較分析。

傳統(tǒng)上推薦用于 GSPS ADC 的 PDN

高帶寬、高采樣速率ADC（或GSPS ADC）可以有多個(gè)電源域（如AVDD或DVDD）。隨著幾何尺寸的縮小，不僅電源域的數(shù)量增加了，而且為ADC供電所需的不同電壓的數(shù)量也增加了。例如，AD9250，114位、170 MSPS/250 MSPS，雙通道模數(shù)轉(zhuǎn)換器JESD204B，采用180 nm CMOS工藝構(gòu)建，具有三個(gè)域：AVDD、DVDD和DRVDD。但是，所有三個(gè)域的電壓相同：1.8 V。

現(xiàn)在考慮AD9680，214 位 1.25 GSPS/1 GSPS/820 MSPS/500 MSPS JESD204B 雙通道模數(shù)轉(zhuǎn)換器，采用 65 nm CMOS 工藝。這款GSPS ADC具有七個(gè)不同的域（AVDD1、AVDD1_SR、AVDD2、AVDD3、DVDD、DRVDD和SPIVDD）和三種不同的電壓：1.25 V、2.5 V和3.3 V。

這些電源域和各種電壓的擴(kuò)散對(duì)于在這些采樣速率下工作是必要的。它們需要確保各種電路域（如采樣、時(shí)鐘、數(shù)字和串行器）之間的適當(dāng)隔離，同時(shí)提供最佳性能。正是出于這個(gè)原因，ADC制造商設(shè)計(jì)了評(píng)估板，并推薦了精心設(shè)計(jì)的電源設(shè)計(jì)，以確保最小的風(fēng)險(xiǎn)和最大的性能。例如，圖1顯示了AD9680評(píng)估板中使用的默認(rèn)PDN的框圖表示。電源輸入來(lái)自采用 Vita57.1 規(guī)范的 FMC（FPGA 夾層卡）連接器提供的 12 V/1 A 和 3.3 V/3 A 電源。ADP23843和ADP21644DC-DC轉(zhuǎn)換器用于將電壓降壓至可管理的水平，因此LDO無(wú)需進(jìn)入熱關(guān)斷狀態(tài)即可進(jìn)行調(diào)節(jié)。

圖1.AD9680評(píng)估板的默認(rèn)PDN。

無(wú)需太多時(shí)間就可以意識(shí)到這是一個(gè)昂貴的實(shí)現(xiàn)，有七個(gè)LDO穩(wěn)壓器，每個(gè)域一個(gè)。就性能而言，此 PDN 可能是最佳的，但就運(yùn)營(yíng)成本而言，它肯定不是最具成本效益或效率的。系統(tǒng)設(shè)計(jì)人員發(fā)現(xiàn)，實(shí)現(xiàn)具有多個(gè)ADC的系統(tǒng)具有挑戰(zhàn)性。例如，相控陣?yán)走_(dá)方案將包含數(shù)百個(gè)AD9680同步工作。要求系統(tǒng)設(shè)計(jì)人員在數(shù)百個(gè)ADC的每個(gè)電壓域使用一個(gè)LDO穩(wěn)壓器是不合理的。

用于 GSPS 模數(shù)轉(zhuǎn)換器的更簡(jiǎn)單的 PDN

PDN 設(shè)計(jì)的一種更具成本效益的方法是組合具有相同電壓值的域（例如所有 1.25 V 模擬域），并從同一 LDO 驅(qū)動(dòng)它們。這減少了元件數(shù)量（和物料清單 - BOM 成本），并且可能適用于某些設(shè)計(jì)。簡(jiǎn)化的PDN如圖2所示，在AD9680評(píng)估板上實(shí)現(xiàn)。在此實(shí)現(xiàn)中，整個(gè)AD9680可以使用3.3 V單輸入供電。

圖 2：AD9680 評(píng)估板的簡(jiǎn)化 PDN。

驅(qū)動(dòng)AD9680的DC-DC轉(zhuǎn)換器

通過(guò)完全移除為1.25 V域供電的LDO，可以進(jìn)一步簡(jiǎn)化PDN。這將是最有效和最具成本效益的解決方案。這里的挑戰(zhàn)是確保DC-DC轉(zhuǎn)換器穩(wěn)定運(yùn)行，從而不影響ADC的性能。ADP2164驅(qū)動(dòng)AD9680的所有1.25 V域（AVDD1、AVDD1_SR、DVDD和DRVDD）的PDN如圖3所示。

圖 3：使用 DC-DC 轉(zhuǎn)換器為 AD9680 供電。

比較各種 PDN

上面討論的三個(gè)PDN與第四個(gè)網(wǎng)絡(luò)一起進(jìn)行測(cè)試，其中AD9680評(píng)估板由臺(tái)式電源供電。表1列出了AD9680評(píng)估板上實(shí)現(xiàn)的各種供電網(wǎng)絡(luò)。

由于SPIVDD可以支持1.8 V至3.3 V，并且被認(rèn)為是非關(guān)鍵節(jié)點(diǎn)，因此它使用1.8 V LDO輸出供電。在常規(guī)系統(tǒng)實(shí)現(xiàn)中，SPIVDD可以連接到2.5 V或3.3 V域。也就是說(shuō)，在許多ADC和DAC之間共享SPI總線的系統(tǒng)中，仍應(yīng)監(jiān)控SPIVDD連接。如果是這種情況，必須注意確保正常的SPI操作不會(huì)導(dǎo)致SPIVDD域上的電源瞬變。如果SPIVDD低于閾值電平，它們的電源瞬變可能會(huì)觸發(fā)上電復(fù)位（POR）情況。

表2和表3分別顯示了AD9680使用各種PDN時(shí)的SNR和SFDR性能。根據(jù)AD9680數(shù)據(jù)手冊(cè)，遵循了各種奈奎斯特區(qū)域的前端網(wǎng)絡(luò)和寄存器設(shè)置建議。2

僅使用DC-DC轉(zhuǎn)換器為AD9680的1.25 V域（PDN #3）供電的PDN在輸入頻率范圍內(nèi)表現(xiàn)出良好的性能。這證明，可以組合域并高效、經(jīng)濟(jì)地為其供電，而不會(huì)對(duì)ADC性能造成巨大損失。工作臺(tái)提供的 PDN 是噪聲最低的電源，可提供最佳的噪聲性能。但是，值得注意的是，PDN #3 始終比默認(rèn)網(wǎng)絡(luò) （PDN #1） 表現(xiàn)出更好的 SNR 性能。這可能是由于LDO適用于低頻清理，但即使在電路中，在超過(guò)100 kHz的頻率上也不會(huì)做太多事情。這可以解釋使用 PDN #3 時(shí) SNR 的 0.2 dB 優(yōu)勢(shì)。

FFT 圖

圖4和圖5分別顯示了170 MHz和785 MHz輸入時(shí)的單音FFT。FFT沒(méi)有顯示頻譜衰減，因?yàn)?.25 V域由單個(gè)DC-DC轉(zhuǎn)換器供電。

圖4.170 MHz 輸入時(shí)的單音 FFT，帶 PDN #3。

圖5.785 MHz 輸入時(shí)的單音 FFT，帶 PDN #3。

開(kāi)關(guān)雜散

除了噪聲性能外，還應(yīng)檢查DC-DC轉(zhuǎn)換器方案是否由于涉及開(kāi)關(guān)元件和磁性元件而產(chǎn)生雜散成分。這就是減少接地環(huán)路和地面反彈的仔細(xì)布局技術(shù)將有益的地方。有許多資源可以幫助測(cè)量開(kāi)關(guān)電源噪聲。5,6邊帶雜散出現(xiàn)在開(kāi)關(guān)頻率（在本例中為1.2 MHz）的基波偏移的任一側(cè)。必須注意的是，圖2或圖3所示的輸出濾波器級(jí)是一個(gè)兩級(jí)濾波器。該兩級(jí)濾波器是降低開(kāi)關(guān)噪聲（紋波）的主要因素，有助于改善ADC噪聲（SNR）性能。同樣，兩級(jí)濾波器還有助于減少輸出FFT中出現(xiàn)的開(kāi)關(guān)雜散。圖6和圖7分別顯示了170 MHz和785 MHz的這些頻率。

邊帶雜散的電平可以通過(guò)了解PSRR（電源抑制比）或ADC的電源域來(lái)估算。7

圖6.1.2 MHz 邊帶開(kāi)關(guān)雜散，輸入頻率為 170 MHz。雜散水平 = –105 dBFS。

圖7.785 MHz 輸入時(shí)的 1.2 MHz 邊帶開(kāi)關(guān)雜散。雜散電平 = –94 dBFS。

模擬DC-DC轉(zhuǎn)換器開(kāi)關(guān)電路

DC-DC轉(zhuǎn)換器輸出端的兩級(jí)濾波器可以使用ADIsimPE等工具進(jìn)行仿真。8圖8顯示了為仿真PDN的輸出噪聲和穩(wěn)定性特性而生成的ADIsimPE原理圖。ADIsimPE是一款方便而強(qiáng)大的工具，可幫助系統(tǒng)工程師設(shè)計(jì)、優(yōu)化和分析電源網(wǎng)絡(luò)。

圖8.驅(qū)動(dòng)1.25 V域的ADP2164的ADIsimPE原理圖。

圖9顯示了在ADIsimPE中仿真的第一級(jí)輸出和電路第二級(jí)之后的濾波輸出。此處所示的紋波約為3 mV p-p。

圖9.ADIsimPE仿真的第1級(jí)和第2級(jí)輸出。

物料清單

表4顯示了AD9680評(píng)估板簡(jiǎn)化PDN的物料清單，如圖2所示。通過(guò)使用圖 3 所示的網(wǎng)絡(luò)，系統(tǒng)設(shè)計(jì)人員可以節(jié)省高達(dá) 40% 到 45% 的 BOM 成本。BOM 成本是通過(guò)計(jì)算流行的電子元件供應(yīng)商網(wǎng)站上的組件的 1k 單價(jià)來(lái)估算的。

組件選擇和布局

ADC 在各種 PDN 上運(yùn)行時(shí)的性能不僅取決于精心設(shè)計(jì)，還取決于組件的選擇及其在 PCB 上的布局。開(kāi)關(guān)電源中產(chǎn)生的高電流通常會(huì)導(dǎo)致強(qiáng)磁場(chǎng)，這些磁場(chǎng)會(huì)耦合到電路板上的其他磁性元件中，包括匹配網(wǎng)絡(luò)中的電感器和用于耦合模擬和時(shí)鐘信號(hào)的變壓器。必須采用謹(jǐn)慎的電路板布局技術(shù)，以防止這些磁場(chǎng)耦合到關(guān)鍵信號(hào)中。

電感器選擇

由于構(gòu)成輸出濾波級(jí)的電感和電容器執(zhí)行大部分功率傳輸，因此需要仔細(xì)選擇它們。在本例中，混合使用了屏蔽和非屏蔽電感。第一濾波級(jí)使用屏蔽電感。在這種情況下，第二級(jí)可以使用非屏蔽電感。但是，建議在兩級(jí)都使用屏蔽電感，以最大程度地減少可能的EMI輻射。電感器還被選擇在飽和電流（ISAT）和直流電阻（DCR）方面具有足夠的裕量，以確保它們不會(huì)進(jìn)入飽和或?qū)е伦陨黼妷航颠^(guò)大。

電容器選擇

建議使用 X5R 或 X7R 電容器作為輸出濾波電容器。電容器還必須具有低ESR（等效串聯(lián)電阻）。低 ESR 有助于降低輸出端的開(kāi)關(guān)紋波。另一個(gè)使總ESR和ESI（等效串聯(lián)電感）最小化的技巧是將電容器并聯(lián)組合在一起。如圖3和表4所示，第一濾波級(jí)使用2×22 μF電容，而第二濾波級(jí)使用4×22 μF電容。電容器的額定電壓也是其選擇的重要因素。這是因?yàn)樘沾呻娙萜鞯碾娊橘|(zhì)隨著直流偏置的增加而降低。這意味著，在4 V直流偏置時(shí)，額定電壓為6.3 V的22 μF電容可能會(huì)降低高達(dá)50%的劣質(zhì)。9,10在本例中，1.25 V電源使用6.3 V額定電容。在輸出端增加更多電容確實(shí)會(huì)略微增加BOM成本和電路板空間，但這可以很好地防止開(kāi)關(guān)噪聲和紋波干擾ADC性能。

鐵氧體磁珠選擇

如圖3所示，鐵氧體磁珠用于隔離各種域。鐵氧體磁珠的選擇也至關(guān)重要，因?yàn)殍F氧體磁珠高于所需的DCR（直流電阻）將導(dǎo)致域電壓低于最佳電壓。這種低電壓導(dǎo)致ADC性能（SNR和SFDR）低于最佳性能。必須充分注意鐵氧體磁珠的阻抗特性、最大直流承載能力和DCR。11

PCB 布局注意事項(xiàng)

為了盡量減少開(kāi)關(guān)穩(wěn)壓器和ADC之間的相互作用，DC-DC轉(zhuǎn)換器及其開(kāi)關(guān)元件應(yīng)遠(yuǎn)離與ADC相互作用的任何磁性元件（例如前端匹配網(wǎng)絡(luò)或時(shí)鐘網(wǎng)絡(luò)）。在DC-DC轉(zhuǎn)換器布局中，兩級(jí)濾波器應(yīng)盡可能靠近DC-DC轉(zhuǎn)換器放置，以最小化環(huán)路電流。

確認(rèn)

作者要感謝賈斯汀·科雷爾（Justin Correll）在測(cè)量和數(shù)據(jù)收集方面的幫助。

結(jié)論

RF采樣（或GSPS）ADC允許對(duì)寬帶寬進(jìn)行數(shù)字化，從而在系統(tǒng)設(shè)計(jì)中具有獨(dú)特的優(yōu)勢(shì)。業(yè)界熱衷于降低這些GSPS ADC電源設(shè)計(jì)的復(fù)雜性、尺寸和成本。通過(guò)充分注意設(shè)計(jì)、元件選擇和 PCN 布局，可以擁有低噪聲且具有成本效益的 PDN，從而為 GSPS ADC 供電。通過(guò)實(shí)施，開(kāi)關(guān)穩(wěn)壓器還有助于提高電源系統(tǒng)效率，并提供運(yùn)營(yíng)成本和BOM節(jié)省，而不會(huì)對(duì)性能造成任何影響。

審核編輯：郭婷