如何在DS2652x STC上使用誤碼率測(cè)試儀
本應(yīng)用筆記解釋了如何在DS2652x單芯片收發(fā)器（STC）中配置誤碼率測(cè)試儀（BERT）。它詳細(xì)說(shuō)明了設(shè)計(jì)人員需要做出的所有選擇，并提供了有關(guān)用于每個(gè)操作的寄存器的詳細(xì)信息。
概述
本應(yīng)用筆記介紹如何在DS2652x系列T1/E1/J1單芯片收發(fā)器（SCT）中使用每通道可編程片內(nèi)誤碼率測(cè)試儀（BERT）。DS2652x器件為每個(gè)收發(fā)器提供一個(gè)內(nèi)部BERT。此 BERT 可以生成和檢測(cè)偽隨機(jī)模式、重復(fù)模式、交替（16 位）字模式和 Daly（修改后的 55 個(gè)八位字節(jié)）模式。
應(yīng)用筆記還解釋了如何配置DS2652x BERT以執(zhí)行誤碼率測(cè)試。它提供了要做出的所有選擇，并提供了有關(guān)用于每個(gè)操作的寄存器的詳細(xì)信息。下表顯示了BERT的配置，控制和狀態(tài)中涉及的寄存器。
| Register | Addresses | Function |
| GBISR | 0FA | Global BERT Interrupt Register |
| GBIMR | 0FD | Global BERT Interrupt Mask Register |
| RXPC | 8A | Enable for the Receiver BERT |
| RBPBS | 8B | Bit Suppression for the Receive BERT |
| RBPCS1-4 | D4-D7 | Channels to be enabled so the Framer can accept data from the BERT pattern generator |
| TXPC | 18A | Enable for the Transmitter BERT |
| TBPBS | 18B | Bit Suppression for the Transmit BERT |
| TBPCS1-4 | 1D4-1D7 | Channels to be enabled so the Framer can accept data from the Transmit BERT pattern generator |
| BAWC | 1100 | BERT Alternating Pattern Count Register |
| BRP1-4 | 1101-4 | BERT Repetitive Pattern Set Register 1-4 |
| BC1-2 | 1105-6 | BERT Control 1-2 |
| BBC1-4 | 1107-A | BERT Bit Counter 1-4 |
| BEC1-3 | 110B-D | BERT Error Counter 1-3 |
| BLSR | 110E | BERT Status Registers |
| BSIM | 110F | BERT Interrupt Mask |
DS2652x器件中BERT的配置如下：
BERT 設(shè)置：配置 TXPC （0x18A） 和 RXPC （0x08A） 以啟用 BERT 并設(shè)置 BERT 方向。如果設(shè)備處于 T1 模式，請(qǐng)將 BERT 配置為成幀或非成幀操作。
通道分配：BERT可以基于每個(gè)通道為發(fā)射器和接收器分配。TBPCS1-4 （0x1D4-1D7） 和 RBPCS1-4 （0x0D4-0D7） 中的任何 CH1 到 CH 24 位都將在關(guān)聯(lián)的通道時(shí)間內(nèi)啟用 TBP_CLK/RBP_CLK。
BERT模式：使用其他寄存器設(shè)置為所需的BERT模式配置 BC1.PS［2-0］ （0x1105）。（詳見(jiàn)下表。對(duì)于單位錯(cuò)誤測(cè)試，BC2。SBE和BC2?？梢允褂?E1B0-2 （0x1106）。
BERT Pattern Select
| PS2 | PS1 | PS0 | Pattern Definition |
| 0 | 0 | 0 | Pseudorandom 2E7–1 |
| 0 | 0 | 1 | Pseudorandom 2E11–1 |
| 0 | 1 | 0 | Pseudorandom 2E15–1 |
| 0 | 1 | 1 | Pseudorandom Pattern QRSS. A 220: one pattern with 14 consecutive zero restriction |
| 1 | 0 | 0 | Repetitive Pattern |
| 1 | 0 | 1 | Alternating Word Pattern |
| 1 | 1 | 0 | Modified 55 Octet (Daly) Pattern. The Daly pattern is a repeating 55 octet pattern that is byte-aligned into the active DS0 time slots. The pattern is defined in an ATIS (Alliance for Telecommunications Industry Solutions) Committee T1 Technical Report Number 25 (November 1993). |
| 1 | 1 | 1 | Pseudo-Random 2E-9-1 |
| Patterns | Configuration |
| Pseudorandom | The BRP1-BRP4 (0x1101-0x1104) registers should all be set to 0xFF. |
| Repetitive | Load the pattern into BRP1-BRP4 (0x1101-0x1104) and set the pattern length inBC2.RPL[3:0](0x1106). If the pattern is less than 32 bits, the pattern should be repeated until all 32 bits are used to describe the pattern. |
| Repetitive word | One word should be loaded into BRP1-BRP2 (0x1101-0x1102) and the other word should be loaded into BRP3-BRP4 (0x1103-0x1104). The BAWC register (0x1100) also needs to be set to the number of times that each word repeats. |
| LENGTH (BITS) | RPL3 | RPL2 | RPL1 | RPL0 |
| 17 | 0 | 0 | 0 | 0 |
| 18 | 0 | 0 | 0 | 1 |
| 19 | 0 | 0 | 1 | 0 |
| 20 | 0 | 0 | 1 | 1 |
| 21 | 0 | 1 | 0 | 0 |
| 22 | 0 | 1 | 0 | 1 |
| 23 | 0 | 1 | 1 | 0 |
| 24 | 0 | 1 | 1 | 1 |
| 25 | 1 | 0 | 0 | 0 |
| 26 | 1 | 0 | 0 | 1 |
| 27 | 1 | 0 | 1 | 0 |
| 28 | 1 | 0 | 1 | 1 |
| 29 | 1 | 1 | 0 | 0 |
| 30 | 1 | 1 | 0 | 1 |
| 31 | 1 | 1 | 1 | 0 |
| 32 | 1 | 1 | 1 |
1 |
DS2652x器件中BERT的配置如下：
BERT 設(shè)置：配置 TXPC （0x18A） 和 RXPC （0x08A） 以啟用 BERT 并設(shè)置 BERT 方向。如果設(shè)備處于 T1 模式，請(qǐng)將 BERT 配置為成幀或非成幀操作。
通道分配：BERT可以基于每個(gè)通道為發(fā)射器和接收器分配。TBPCS1-4 （0x1D4-1D7） 和 RBPCS1-4 （0x0D4-0D7） 中的任何 CH1 到 CH 24 位都將在關(guān)聯(lián)的通道時(shí)間內(nèi)啟用 TBP_CLK/RBP_CLK。
BERT模式：使用其他寄存器設(shè)置為所需的BERT模式配置 BC1.PS[2-0] （0x1105）。（詳見(jiàn)下表。對(duì)于單位錯(cuò)誤測(cè)試，BC2。SBE和BC2。可以使用 E1B0-2 （0x1106）。
負(fù)載模式：將 BC1.TC（0xE0）位從低電平切換到高電平，以將模式加載到BERT發(fā)射器中。
強(qiáng)制重新同步：切換 BC1。重新同步 （0xE0） 位從低到高，只要主機(jī)希望獲取新模式的同步。必須清除此位，然后再次設(shè)置此位，以便后續(xù)重新同步。
測(cè)試選項(xiàng)：BERT接收器可以為不同的事件生成中斷。使用 BSIM （0x110F） 寄存器選擇事件。軟件必須讀取 BLSR （0x110E） 寄存器以確定發(fā)生了哪些事件。
清除計(jì)數(shù)器：將 BC1.LC 位（0x1105）從低電平切換到高電平，以清除錯(cuò)誤計(jì)數(shù)器，因?yàn)镈S2652x BERT僅使用鎖存狀態(tài)位，在維修后清除。此操作將重置并啟動(dòng)新的位和錯(cuò)誤計(jì)數(shù)周期。它還將當(dāng)前位計(jì)數(shù)鎖存到 BERT 位計(jì)數(shù)寄存器中，將當(dāng)前錯(cuò)誤計(jì)數(shù)鎖存到 BERT 錯(cuò)誤計(jì)數(shù)寄存器中，此時(shí)這些寄存器包含垃圾值，應(yīng)忽略。
檢查狀態(tài)：再次將 BC1.LC 位 （0x1105） 從低電平切換到高電平。此操作將當(dāng)前位計(jì)數(shù)鎖存到 BBC1-BBC4 （0x1107-0x110A） 和 BEC1-BEC3 （0x110B-0x110D） 寄存器中。這兩個(gè)寄存器將隨著接收的每個(gè)數(shù)據(jù)位而遞增，但不同步接收的數(shù)據(jù)除外。這兩個(gè)值包含有關(guān)BERT測(cè)試的統(tǒng)計(jì)信息，并且還重置計(jì)數(shù)器。請(qǐng)注意，BLSR 寄存器中的 BRLOS 和 BSYNC 位僅報(bào)告自上次清除以來(lái)的同步條件，而不報(bào)告當(dāng)前條件。要獲得最新的同步條件，請(qǐng)檢查BBC寄存器的增量，因?yàn)樗荄S2652x器件的唯一資源。對(duì)于較長(zhǎng)的測(cè)試周期，有必要將這些值存儲(chǔ)在外部存儲(chǔ)器中，因?yàn)樾轮抵粫?huì)添加到先前存儲(chǔ)的值中。
DS2652x器件具有獨(dú)立的檢測(cè)器，用于所有1和所有0。該檢測(cè)器應(yīng)用于鑒定接收到的偽隨機(jī)模式。所有偽隨機(jī)模式檢測(cè)器都將同步為全一或全零模式，具體取決于檢測(cè)器的類(lèi)型。從數(shù)學(xué)上講，不可能防止這種情況或檢查全一或全零模式是否不再存在。在這種情況下，RDS0M （0x60） 和 RDS0SEL （0x12） 監(jiān)控寄存器可用于根據(jù)接收到的所有零驗(yàn)證模式。
審核編輯：郭婷
-
芯片
+關(guān)注
關(guān)注
452文章
49938瀏覽量
419614 -
收發(fā)器
+關(guān)注
關(guān)注
10文章
3350瀏覽量
105730 -
寄存器
+關(guān)注
關(guān)注
31文章
5268瀏覽量
119646
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
是德科技全新多通道比特誤碼率測(cè)試儀
供應(yīng)維修 誤碼率測(cè)試儀 Keysight N4960A
求一種基于FPGA的誤碼率測(cè)試儀的方案
Keysight M8030A 長(zhǎng)期回收 比特誤碼率測(cè)試儀
基于FPGA的誤碼率測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)
基于DS2172的誤碼測(cè)試儀的設(shè)計(jì)
BER誤碼率 影響誤碼率的因素
誤碼率是指什么_誤碼率是怎么表示_怎么計(jì)算
基于微機(jī)系統(tǒng)實(shí)現(xiàn)誤碼率測(cè)試儀的測(cè)試方案
測(cè)試DS314x系列DS3/E3成幀器的誤碼率
是德M8020A比特誤碼率測(cè)試儀集成可調(diào)節(jié)碼間干擾功能
是德高性能比特誤碼率測(cè)試儀M8020A介紹
誤碼率測(cè)試儀，讓工程師從容應(yīng)對(duì)高速數(shù)字信號(hào)設(shè)計(jì)
內(nèi)置誤碼率測(cè)試儀（BERT）和采樣示波器一體化測(cè)試儀器安立MP2110A
工商網(wǎng)監(jiān)
評(píng)論