最大化MAX1464的ADC范圍

MAX1464為高性能、多通道、信號調(diào)理器，采用內(nèi)部16位模數(shù)轉(zhuǎn)換器將模擬輸入信號轉(zhuǎn)換為數(shù)字值。為了最大限度地提高轉(zhuǎn)換分辨率，必須從輸入信號中剝離偏移，然后放大，同時(shí)不超過模數(shù)轉(zhuǎn)換器的線性范圍。本應(yīng)用筆記描述了高效執(zhí)行此任務(wù)的過程，并提供了流程圖。

最大化MAX1464的轉(zhuǎn)換分辨率

MAX1464為高性能、低成本、低功耗、多通道、基于微處理器的數(shù)字傳感器信號調(diào)理器，具有片內(nèi)閃存和溫度傳感器。信號路徑的核心是一個(gè)16位模數(shù)轉(zhuǎn)換器（ADC），它將模擬輸入信號轉(zhuǎn)換為數(shù)字值，由內(nèi)部微處理器處理。為了最大限度地提高轉(zhuǎn)換分辨率，必須使用粗失調(diào)DAC（CO）將輸入信號從失調(diào)中剝離出來，然后，必須通過將可編程增益放大器（PGA）指數(shù)設(shè)置為最大可能值來放大輸入信號，而不會超過ADC的線性范圍。必須設(shè)置輸入信號的粗偏移指數(shù)，以使傳感器激勵時(shí)的數(shù)字化值盡可能接近0x0000（十六進(jìn)制）。然后，必須設(shè)置PGA指數(shù)，使最小和最大激勵電平的數(shù)字化值盡可能接近ADC范圍的±85%。

由于CO和PGA設(shè)置的分辨率有限，在此階段只能對輸入信號進(jìn)行粗略的PGA和偏移調(diào)整。輸出信號的最終和最精確設(shè)置通常在最終校準(zhǔn)過程中實(shí)現(xiàn)，此時(shí)傳感器誤差、器件間變化、應(yīng)用電路元件間變化以及所有其他殘余誤差通過補(bǔ)償算法進(jìn)行合并和校正。通常，可以在具有合理一致性傳感器的生產(chǎn)線中使用相同的CO和PGA設(shè)置;因此，無需確定每個(gè)傳感器的CO和PGA設(shè)置。

在MAX1464信號調(diào)理器中，CO和PGA指數(shù)分別針對通道1、通道2和通道T（溫度傳感器）輸入設(shè)置。對于每個(gè)通道，PGA 索引使用 5 位（具有 17 種可能的設(shè)置）進(jìn)行設(shè)置，CO 索引使用 4 位（包括 1 個(gè)符號位，具有 16 種可能的設(shè)置）在配置寄存器中進(jìn)行設(shè)置。圖1中的流程圖顯示了為未知特性的傳感器尋找最佳粗偏移和增益設(shè)置的過程。請參考MAX1464數(shù)據(jù)資料，了解詳細(xì)定義和配置寄存器的設(shè)置方法。

例

在本例中，CO和PGA指數(shù)是根據(jù)電源電壓為5V時(shí)所需的0.5V至4.5V補(bǔ)償輸出確定的，使用靈敏度為10mV/V、失調(diào)為-12mV/V的傳感器。因此，傳感器失調(diào)為5V * （-12mV/V） = - 60mV，全激勵時(shí)傳感器范圍為50mV。類似地，-FSO （滿量程輸出） = -85mV 和 +FSO = -35mV。按照流程圖，PGA增益設(shè)置為PGAn[4：0] = 10000b（增益= 123），粗略失調(diào)校正設(shè)置為Con[3：0] = 1010b（+57mV RTI - 參考輸入）。ADC的粗略校正-FS輸入為（-85mV + 57mV）* 123 = -3.690V。ADC的+FS輸入為（-35mV + 57mV）* 123 = + 2.460V。ADC 的輸入范圍為 ±VDD.因此，數(shù)字化傳感器信號變?yōu)?FS = -3.690/5 = -0.738和+FS = +2.460/5 = +0.492。

請注意，橋乘以 VDD和 ADC 除以 VDD.因此，系統(tǒng)是比率式的，對V的直流值不敏感。DD.當(dāng)輸入值超過 ±V 時(shí)，ADC 輸出削波至 ±1.0DD.

圖1.確定使用MAX1464信號調(diào)理器補(bǔ)償傳感器信號的最佳粗偏移和PGA設(shè)置的步驟。

審核編輯：郭婷