使用快速、高精度的SAR模數(shù)轉(zhuǎn)換器延長(zhǎng)電池使用壽命

低功耗是當(dāng)今電池供電模數(shù)轉(zhuǎn)換器應(yīng)用的關(guān)鍵要求，因?yàn)獒t(yī)療、消費(fèi)和工業(yè)市場(chǎng)的便攜式手持式儀器趨向于減小尺寸和重量、延長(zhǎng)每個(gè)電池（或每次電池充電）的工作時(shí)間和更低的成本，通常伴隨著功能集的增加。即使在非電池供電的應(yīng)用中，低功耗的優(yōu)勢(shì)也不容忽視，因?yàn)榈凸南到y(tǒng)可以在沒(méi)有散熱器或風(fēng)扇的情況下運(yùn)行，使其更小、成本更低、更可靠且“更環(huán)?！?。此外，許多設(shè)計(jì)人員還面臨著設(shè)計(jì)具有增強(qiáng)功能或性能的產(chǎn)品的挑戰(zhàn)，同時(shí)減少或至少不超過(guò)現(xiàn)有功率預(yù)算。

當(dāng)今市場(chǎng)上的ADC種類(lèi)繁多，這使得選擇滿(mǎn)足特定系統(tǒng)要求的最佳器件更具挑戰(zhàn)性。除了評(píng)估常見(jiàn)的轉(zhuǎn)換器性能特征（如速度和精度）外，如果必須低功耗，還需要考慮更多規(guī)格。了解這些規(guī)格以及設(shè)計(jì)決策如何影響功率預(yù)算對(duì)于確定系統(tǒng)功耗和電池壽命計(jì)算至關(guān)重要。

ADC的平均功耗是轉(zhuǎn)換期間使用的功率、未轉(zhuǎn)換時(shí)使用的功率以及每種模式下花費(fèi)的時(shí)間的函數(shù)。這可以用公式1來(lái)表示。

P平均= 平均功耗。

P卷積= 轉(zhuǎn)換期間的功耗。

P斯比= 待機(jī)或關(guān)斷模式下的功耗。

t卷積 = 轉(zhuǎn)換所花費(fèi)的時(shí)間。

t斯比= 待機(jī)或掉電模式所花費(fèi)的時(shí)間。

轉(zhuǎn)換過(guò)程中使用的功率通常遠(yuǎn)大于待機(jī)功率，因此如果增加待機(jī)模式的時(shí)間，平均功率會(huì)大大降低。逐次逼近（SAR）轉(zhuǎn)換器類(lèi)型特別適合這種工作模式。

影響系統(tǒng)電源使用的最大因素之一是板載電源的選擇。對(duì)于便攜式應(yīng)用，系統(tǒng)通常由 3V 紐扣鋰電池直接供電。這避免了對(duì)低壓差穩(wěn)壓器的需求，從而節(jié)省了功耗、空間和成本。非電池應(yīng)用也受益于低電壓轉(zhuǎn)換器DD電源范圍，功耗隨輸入電壓成比例。選擇可接受的最低 VDDADC將降低功耗。

所有面向低功耗應(yīng)用的ADC都具有省電或待機(jī)模式，可在不活動(dòng)期間節(jié)省能源。ADC可以在單次轉(zhuǎn)換之間關(guān)斷，也可以以高吞吐速率執(zhí)行突發(fā)轉(zhuǎn)換，ADC在這些突發(fā)之間關(guān)斷。對(duì)于單通道轉(zhuǎn)換器，工作模式的控制可以集成到通信接口中，也可以在轉(zhuǎn)換完成后自動(dòng)進(jìn)行。

將模式控制集成到通信接口中的優(yōu)點(diǎn)是減少了引腳數(shù)。這降低了功耗，因?yàn)橐?qū)動(dòng)的輸入更少，漏電流也更小。引腳數(shù)越少，MCU所需的封裝尺寸越小，I/O越少。無(wú)論采用何種控制方法，謹(jǐn)慎使用這些模式都將節(jié)省大量電力。

顧名思義，在省電模式下，通過(guò)關(guān)閉ADC的部分電路來(lái)降低功耗。關(guān)斷電路重啟轉(zhuǎn)換所需的時(shí)間決定了有效使用此類(lèi)模式的吞吐速率。對(duì)于具有內(nèi)部基準(zhǔn)的ADC，重啟時(shí)間將由基準(zhǔn)電容充電所需的時(shí)間決定。使用外部基準(zhǔn)的模數(shù)轉(zhuǎn)換器需要足夠的時(shí)間在重啟時(shí)正確跟蹤模擬輸入。

對(duì)于當(dāng)今市場(chǎng)上的所有ADC，功耗與吞吐速率成比例。消耗的功率是靜態(tài)和動(dòng)態(tài)功率的組合。靜態(tài)功耗是恒定的，而動(dòng)態(tài)功耗隨吞吐量線(xiàn)性變化。因此，通過(guò)選擇盡可能低的吞吐速率來(lái)適應(yīng)應(yīng)用，可以節(jié)省功耗。

圖1顯示了ADI公司最新的超低功耗ADCAD7091R的典型功耗與吞吐速率的關(guān)系。它還比較了利用器件的省電模式如何提供額外的節(jié)能效果，尤其是在吞吐速率較低的情況下。AD7091R省電模式的吞吐速率和利用率取決于器件重啟時(shí)間，由于AD7091R具有片內(nèi)基準(zhǔn)電壓源，基準(zhǔn)電壓源電容充電時(shí)間也取決于器件重啟時(shí)間?；鶞?zhǔn)電壓源電容再充電所需的時(shí)間取決于電容和片內(nèi)基準(zhǔn)電壓源重新啟動(dòng)時(shí)電容上剩余的電荷水平。

圖1.AD7091R ADC的功耗與吞吐道的關(guān)系

在ADC中啟動(dòng)轉(zhuǎn)換請(qǐng)求的最常見(jiàn)方法是通過(guò)串行接口使用專(zhuān)用轉(zhuǎn)換輸入引腳或控制。使用專(zhuān)用輸入引腳 （CONVST），轉(zhuǎn)換由下降沿啟動(dòng)。然后由片內(nèi)振蕩器控制轉(zhuǎn)換，轉(zhuǎn)換完成后可通過(guò)串行接口回讀結(jié)果。因此，轉(zhuǎn)換始終以恒定的最佳速度運(yùn)行，允許器件在轉(zhuǎn)換完成時(shí)進(jìn)入低功耗模式，從而節(jié)省功耗。

對(duì)于采樣時(shí)刻由片上選擇下降沿（CS）啟動(dòng)的ADC，轉(zhuǎn)換由內(nèi)部采樣時(shí)鐘（SCLK）信號(hào)控制。SCLK頻率將影響轉(zhuǎn)換時(shí)間和可實(shí)現(xiàn)的吞吐速率，從而影響功耗。SCLK速率越快，轉(zhuǎn)換時(shí)間越短。轉(zhuǎn)換時(shí)間越短，與正常模式相比，器件處于低功耗模式的可用時(shí)間比例增加;因此，可以實(shí)現(xiàn)顯著的節(jié)能。也就是說(shuō)，如果每個(gè)轉(zhuǎn)換需要 SCLK 的 N 個(gè)周期，則對(duì)于每秒的 S 轉(zhuǎn)換，SCLK 切換的總時(shí)間為S × 不適用高萊克，每秒靜態(tài)時(shí)間如公式2所示。

(2)

因此，對(duì)于每秒給定數(shù)量的樣本，作為f高萊克增加，每秒的靜止時(shí)間也增加。

例如，假設(shè) 16 個(gè) SCLK 周期來(lái)完成轉(zhuǎn)換并讀取結(jié)果，則以 100 kSPS 采樣和 30 MHz SCLK 的系統(tǒng)采樣將在 94.67% 的時(shí)間內(nèi)處于靜態(tài)狀態(tài)，也就是說(shuō)，它將花費(fèi) 5.33% 的時(shí)間進(jìn)行轉(zhuǎn)換（每秒 53.3 毫秒）。使用 10 MHz SCLK 運(yùn)行的同一系統(tǒng)僅在 84% 的時(shí)間內(nèi)處于靜態(tài)狀態(tài)，也就是說(shuō)，它將花費(fèi) 160 毫秒進(jìn)行轉(zhuǎn)換。因此，為了達(dá)到最佳功耗，轉(zhuǎn)換器應(yīng)以允許的最高SCLK頻率運(yùn)行。

在低功耗設(shè)計(jì)時(shí)，一個(gè)重要但經(jīng)常被忽視的參數(shù)是輸出引腳的容性負(fù)載，尤其是通信接口引腳，如SCLK、CS和SDO，因?yàn)檫@些I/O變量在轉(zhuǎn)換過(guò)程中狀態(tài)不斷變化。在輸出端看到的容性負(fù)載是驅(qū)動(dòng)器IC本身的引腳電容加上輸入引腳的引腳電容，加上PCB走線(xiàn)電容。走線(xiàn)電容通?？梢员３衷陲w法范圍內(nèi)，并且不顯著。為容性負(fù)載充電所需的功率（PL） 是負(fù)載 （CL）、驅(qū)動(dòng)電壓（V駕駛），以及變化頻率（f），如公式3所定義。

因此，整個(gè)系統(tǒng)的功率是負(fù)載電容（C在） 乘以開(kāi)關(guān)頻率 （fn） 乘以驅(qū)動(dòng)電壓的平方。

由于ADC驅(qū)動(dòng)SDO引腳，主機(jī)微控制器驅(qū)動(dòng)CS、CONVST和SCLK引腳，因此通過(guò)最小化所有器件的引腳電容，可以實(shí)現(xiàn)最低功耗。

對(duì)于CS和CONVST引腳，開(kāi)關(guān)頻率完全由吞吐速率決定。如前所述，SCLK頻率應(yīng)設(shè)置為最大允許頻率以降低功耗。這并不矛盾：重要的一點(diǎn)是，SCLK不是自由運(yùn)行的——它應(yīng)該只在盡可能短的時(shí)間內(nèi)處于活動(dòng)狀態(tài)，以便在每次位試驗(yàn)的SDO線(xiàn)路上傳播結(jié)果并控制轉(zhuǎn)換過(guò)程。這取決于器件和分辨率，但通常每比特一個(gè)周期，加上一些開(kāi)銷(xiāo)，或者對(duì)于12位轉(zhuǎn)換器SPI接口，每個(gè)樣本大約16個(gè)SCLK周期。因此，SCLK的最小頻率是所需的周期數(shù)乘以吞吐率。

SDO線(xiàn)路的頻率取決于吞吐率和轉(zhuǎn)換結(jié)果。雖然這是不可控的，但設(shè)計(jì)人員應(yīng)該了解它如何影響轉(zhuǎn)換的功耗。當(dāng)結(jié)果為 101010...序列;當(dāng)結(jié)果全部為 1 或全部為 0 時(shí)，將出現(xiàn)最低值。

除了降低吞吐率外，還降低了V駕駛電壓也將大大降低功耗。模數(shù)轉(zhuǎn)換器具有單電源引腳或用于模擬電路和數(shù)字接口的獨(dú)立電源。一個(gè)單獨(dú)的V駕駛電源提供了更大的設(shè)計(jì)靈活性，并避免了對(duì)電平轉(zhuǎn)換器的需求，因?yàn)槟?shù)接口電壓可以與SPI主機(jī)的電壓相匹配。選擇可用于的最低電壓V駕駛將對(duì)應(yīng)于最低的系統(tǒng)功耗。

圖2比較了標(biāo)準(zhǔn)SPI接口（與CS、SDO和SCLK）的典型功率要求與總?cè)菪载?fù)載的函數(shù)關(guān)系。V駕駛3 V 和 1.8 V 的值，100 kSPS 的吞吐速率，每次轉(zhuǎn)換 16 個(gè) SCLK 周期，以及 1010 的最壞情況 SDO 輸出...對(duì)于 12 位 ADC。

圖2.典型接口功耗與容性負(fù)載的關(guān)系。

ADC電路設(shè)計(jì)的其他典型組成部分是基準(zhǔn)電壓源和運(yùn)算放大器。不言而喻，這些組件也應(yīng)謹(jǐn)慎選擇低功耗。一些基準(zhǔn)電壓源提供省電模式，以減少不活動(dòng)期間的功耗。放大器的選擇取決于應(yīng)用，因此應(yīng)考慮系統(tǒng)吞吐速率，以確保所選放大器最大限度地提高ADC性能并降低功耗。

12位AD7091R專(zhuān)為低功耗應(yīng)用而設(shè)計(jì)，具有SPI接口、片內(nèi)精密2.5 V基準(zhǔn)電壓源和1 MSPS采樣速率。轉(zhuǎn)換通過(guò) CONVST 引腳啟動(dòng)。片內(nèi)振蕩器控制轉(zhuǎn)換過(guò)程，從而優(yōu)化功耗。引腳電容最大值為5 pF。寬輸入電壓范圍（2.7 V至5.25 V）允許集成到更廣泛的應(yīng)用中，而不僅僅是電池供電的應(yīng)用。一個(gè)單獨(dú)的V駕駛1.65 V至5.25 V電源可降低功耗并增強(qiáng)系統(tǒng)集成能力。

工作在1 MSPS時(shí)，AD7091R在3 V V時(shí)典型功耗為349 μADD.由于其功率隨吞吐速率而變化，因此在 100 kSPS 時(shí)可實(shí)現(xiàn) 55μA 靜態(tài)電流。不轉(zhuǎn)換但基準(zhǔn)電壓源處于活動(dòng)狀態(tài)時(shí)的靜態(tài)電流為21.6 μA;在省電模式下，僅消耗264 nA電流。AD7091R采用10引腳MSOP或LFCSP封裝。

驅(qū)動(dòng)AD7091R的典型放大器包括AD8031（用于快速吞吐速率應(yīng)用）和AD8420（用于低帶寬應(yīng)用）。采用2.7 V電源供電時(shí)，AD8031的靜態(tài)電流消耗典型值為750 μA;采用5 V電源供電時(shí)，AD8420的典型電流為70 μA。

圖3顯示了AD7091R通過(guò)CR2032鋰電池供電時(shí)的典型電流消耗和計(jì)算的電池壽命?？梢郧宄乜吹剑S著吞吐量的降低，電池壽命可以大大延長(zhǎng)。

圖3.AD7091R的電池壽命和電流消耗與吞吐量的關(guān)系

將AD7091R與大多數(shù)其他ADC進(jìn)行比較時(shí)，可以顯著節(jié)省功率預(yù)算。例如，當(dāng)與最接近的可用競(jìng)爭(zhēng)產(chǎn)品（無(wú)內(nèi)部基準(zhǔn)電壓源的器件）匹配時(shí)，對(duì)于1 MSPS吞吐速率，AD7091R的功耗降低了3×以上（典型值為1 mW，而3 V電源的典型功率為3.9 mW）。這相當(dāng)于將 CR2032 電池的電池壽命延長(zhǎng) 400 小時(shí)。當(dāng)考慮到其他器件對(duì)外部基準(zhǔn)電壓源的需求時(shí)，節(jié)省的成本將進(jìn)一步增加。

結(jié)論

除了延長(zhǎng)電池壽命外，降低功耗還有很多好處。產(chǎn)生的熱量更少，因此外形尺寸更小。由于溫度應(yīng)力較低，可靠性得到提高。由于元件更小，PCB尺寸可以減小，因此可以降低系統(tǒng)成本，從而減少元件數(shù)量，因?yàn)椴恍枰崞鞯雀郊?/p>

本文概述了系統(tǒng)設(shè)計(jì)人員在使用ADC進(jìn)行功耗優(yōu)化時(shí)應(yīng)考慮的幾個(gè)重要考慮因素和優(yōu)勢(shì)。

審核編輯：郭婷