構(gòu)建多電壓JTAG鏈

隨著低功耗手持設(shè)備變得越來(lái)越普遍，混合使用5 V、3.3V、2.5 V和1.8 V器件的印刷電路板變得很普遍，這使得JTAG鏈的設(shè)計(jì)成為一項(xiàng)具有挑戰(zhàn)性的任務(wù)。設(shè)計(jì)人員必須確定JTAG鏈的工作電壓以及放置不同電壓的器件的順序。本文比較了設(shè)計(jì)多電壓JTAG鏈的幾種方法，提供了一些制作魯棒、無(wú)差錯(cuò)設(shè)計(jì)的技巧和技術(shù)。

菊花鏈，或通過(guò)JTAG端口連接多個(gè)DSP、FPGA、CPLD和其他邏輯器件，允許使用單個(gè)JTAG連接器控制它們。菊花鏈通常用于具有多個(gè)JTAG器件的電路板，菊花鏈連接TDI和TDO引腳以形成串行路徑。鏈的輸入是第一個(gè)設(shè)備的TDI;鏈的輸出是最后一個(gè)設(shè)備的 TDO。所有器件的TRST、TCK和TMS引腳并聯(lián)連接。菊花鏈可以設(shè)計(jì)為允許繞過(guò)鏈中的一個(gè)或多個(gè)設(shè)備以進(jìn)行調(diào)試，方法是提供可以根據(jù)所需目標(biāo)設(shè)備安裝或移除的跳線(xiàn)。理論上可以菊花鏈連接的設(shè)備數(shù)量是無(wú)限的，但在具有大約八個(gè)以上的設(shè)備的鏈中經(jīng)常發(fā)生時(shí)序問(wèn)題和間歇性崩潰，尤其是在時(shí)鐘速率較高的情況下。

為了滿(mǎn)足JTAG時(shí)序要求，當(dāng)鏈路中有超過(guò)四個(gè)器件時(shí)，應(yīng)將緩沖器放置在TCK和TMS上以保持信號(hào)完整性，并且每個(gè)緩沖器驅(qū)動(dòng)不超過(guò)四個(gè)器件。例如，具有六個(gè)設(shè)備的鏈需要兩個(gè)用于TCK的緩沖區(qū)和兩個(gè)用于TMS的緩沖區(qū)。驅(qū)動(dòng)器應(yīng)該是高速的（低傳播延遲），具有足夠的強(qiáng)度來(lái)驅(qū)動(dòng)四個(gè)或更多設(shè)備。

硬件工程師可能需要菊花鏈連接不具有相同 I/O 電壓的設(shè)備。在單個(gè)鏈中連接所有器件可能不是最佳解決方案，因此設(shè)計(jì)人員應(yīng)考慮對(duì)鏈進(jìn)行分區(qū)，以滿(mǎn)足專(zhuān)有調(diào)試工具的要求。可能需要電平轉(zhuǎn)換器來(lái)適應(yīng)多個(gè)電壓電平，并且必須保持信號(hào)完整性。設(shè)計(jì)和測(cè)試的復(fù)雜性顯著增加，需要IEEE 1149.1專(zhuān)業(yè)知識(shí)來(lái)集成和測(cè)試系統(tǒng)。本文介紹了實(shí)現(xiàn)多電壓JTAG鏈的兩種方法。

每個(gè)電壓系列的單獨(dú)JTAG鏈

當(dāng)多個(gè)器件具有相同的I/O電壓時(shí)，建議使用這種方法，將所有具有相同JTAG I/O電壓的器件放在一個(gè)鏈中，每個(gè)電壓使用單獨(dú)的鏈。每個(gè)鏈都支持其類(lèi)別中的所有設(shè)備，消除了其他設(shè)備無(wú)法正常工作的可能性，并減少了其他供應(yīng)商必須與JTAG鏈接口時(shí)的混亂。圖1顯示了具有相同I/O電壓器件的JTAG鏈。在這種情況下，不需要電壓轉(zhuǎn)換器（VT）。

圖1：具有相同I/O電壓器件的JTAG鏈

多電壓JTAG鏈

有時(shí)最好將所有JTAG器件放在一個(gè)鏈中。當(dāng)每個(gè)電壓系列中沒(méi)有足夠的器件來(lái)構(gòu)建單獨(dú)的JTAG鏈時(shí)，建議使用這種方法。要成功連接JTAG鏈中兩個(gè)具有不同電壓的器件，必須滿(mǎn)足以下要求：

VOH最小驅(qū)動(dòng)器的（最小高輸出電壓）必須大于接收器的VIHmin（最小輸入高壓）。

卷.max驅(qū)動(dòng)器的（最大輸出低電壓）必須小于接收器的VILmax（最大輸入低電壓）。

驅(qū)動(dòng)器的輸出電壓不得超過(guò)接收器的I/O電壓容差。

表1顯示了不同電壓標(biāo)準(zhǔn)的常見(jiàn)最小和最大電壓。有關(guān)更具體的數(shù)據(jù)，設(shè)計(jì)人員應(yīng)參考器件的數(shù)據(jù)手冊(cè)。

表 1：典型 I/O 標(biāo)準(zhǔn)及其相關(guān)的最小和最大電壓

多電壓JTAG鏈設(shè)計(jì)指南

將最高電壓的設(shè)備放在鏈的開(kāi)頭，下一個(gè)最高電壓，依此類(lèi)推，直到最后放置最低電壓的設(shè)備。按順序?qū)⒆罡唠妷褐糜谧畹碗妷篔TAG信號(hào)，可以通過(guò)下一個(gè)器件的輸入正確解釋一個(gè)器件TDO輸出上的邏輯高電平。

驗(yàn)證每個(gè)設(shè)備是否能夠承受來(lái)自后續(xù)設(shè)備的最大電壓。例如，如果第一個(gè)器件是 3.3V 器件，下一個(gè)器件是 1.8V 器件，請(qǐng)確保 1.8V 器件的輸入電壓至少為 3.6 V。

驗(yàn)證仿真器是否可以正確解釋來(lái)自最低電壓設(shè)備的 TDO。在示例中，確保 VOH最小的 1.8V 器件大于 VIH最小的 3.3V 器件。如果沒(méi)有，則應(yīng)使用高速電壓轉(zhuǎn)換器將TDO轉(zhuǎn)換為仿真器的正確電壓。VT不應(yīng)該注冊(cè)（時(shí)鐘）信號(hào)，因?yàn)檫@會(huì)將信號(hào)延遲一個(gè)時(shí)鐘，導(dǎo)致JTAG鏈?zhǔn)А?a target="_blank">ADI公司的雙向邏輯電平轉(zhuǎn)換器ADG3304包含四個(gè)雙向通道，可用于多電壓數(shù)字系統(tǒng)應(yīng)用。圖 2 顯示了具有 3.3V、2.5V 和 1.8V I/O 電壓的器件，其中電壓較低的器件的 I/O 可以承受前一個(gè)器件的較高電壓。TDO使用VT將電壓從1.8 V提升至3.3 V。

圖 2：JTAG 鏈中具有不同 I/O 電壓的三個(gè)器件

當(dāng)?shù)蛪浩骷荒艹惺芮爸闷骷母邏簳r(shí)，應(yīng)對(duì)所有JTAG信號(hào)使用高速電壓轉(zhuǎn)換器。仿真器應(yīng)用作除TDO以外的所有電壓轉(zhuǎn)換器的輸入。不要級(jí)聯(lián)電壓轉(zhuǎn)換器，因?yàn)檫@會(huì)增加傳播延遲。圖3顯示了較低電壓部分無(wú)法承受較高電壓I/O的情況，因此每個(gè)信號(hào)都需要VT。

圖 3：三個(gè)具有不同 I/O 電壓的器件，帶有用于 JTAG 信號(hào)的電壓轉(zhuǎn)換器

如果只有一個(gè)器件不能承受前一個(gè)器件的I/O電壓，則只需要該器件的電壓轉(zhuǎn)換器。例如，當(dāng)JTAG鏈中的I/O電壓為3.3 V、2.5 V和1.8 V時(shí)，1.8 V器件具有2.5 V容限I/O，因此2.5 V器件可以使用1.8 V信號(hào)。在圖 4 中，2.5V 器件沒(méi)有 3.3V 容限 I/O，但 1.8V 器件具有 2.5V 容限，因此 VT 僅用于 2.5V 部分。

圖 4：三個(gè)具有不同 I/O 電壓的設(shè)備。1.8V 器件具有 2.5V 兼容 I/O

使用肖特基二極管代替電壓轉(zhuǎn)換器：

如果約0.4 V的壓降足以將電壓電平從較高電壓調(diào)整到較低電壓電平，則可以使用具有快速恢復(fù)時(shí)間的肖特基二極管代替電壓轉(zhuǎn)換器。安森美半導(dǎo)體的1SS383T1G肖特基二極管具有0.48 V的正向壓降和25 pF的容性負(fù)載。Diodes Inc. 的 SD103ATW 是三個(gè)完全隔離的肖特基二極管，正向壓降電壓約為 0.3 V，容性負(fù)載為 50 pF，也可用于此應(yīng)用。

審核編輯：郭婷