通過隔離實(shí)現(xiàn)快速SPI連接

在大多數(shù)情況下，隔離SPI非常簡單。這些線路都是單向的，使用標(biāo)準(zhǔn)的數(shù)字邏輯電平來存儲(chǔ)數(shù)據(jù)，并且沒有集電極開路輸出來支持電線和連接。只要速度相當(dāng)適中，低于約5MHz時(shí)鐘速率，大多數(shù)數(shù)字隔離器就可以完成這項(xiàng)工作，而不會(huì)大驚小怪。不幸的是，隨著時(shí)鐘速率的增加，有一個(gè)限制速度的問題。

SPI的標(biāo)準(zhǔn)實(shí)現(xiàn)使用主器件生成的時(shí)鐘信號(hào)SCLKM來控制總線上的所有數(shù)據(jù)移動(dòng)。數(shù)據(jù)在主站和從站之間移動(dòng)，就好像它們是兩個(gè)相互連接的移位寄存器一樣。主站和從站將數(shù)據(jù)提供給時(shí)鐘一端的總線，并將數(shù)據(jù)讀入另一端的移位寄存器。只要通過總線的往返傳播延遲小于時(shí)鐘周期的一半，該系統(tǒng)就可以正常工作，因?yàn)閿?shù)據(jù)必須在下一個(gè)時(shí)鐘邊沿，半個(gè)時(shí)鐘周期后返回主站。

.

將隔離集成到SPI總線中會(huì)限制SCLKM速率，因?yàn)閬碜詮钠骷臄?shù)據(jù)必須在下一個(gè)時(shí)鐘邊沿之前到達(dá)主設(shè)備。由于發(fā)生這種情況所需的最短時(shí)間是最大傳播延遲的 2 倍，因此這設(shè)置了時(shí)鐘速率的最大限制。

我們通常建議將ADuM1401C用于此工作，因?yàn)樗谋ＷC速度為45 MHz，最大傳播延遲為32 ns。當(dāng)用于隔離SPI時(shí)，時(shí)鐘半周期必須大于2個(gè)傳播延遲，或最大SCLKM速率為7.8MHz。與數(shù)字隔離器的最大吞吐量相比，這是對(duì)數(shù)據(jù)速率的嚴(yán)重限制。事實(shí)上，數(shù)字隔離器需要小于5.5 ns的最大保證傳播延遲才能支持45 MHz SPI。

幸運(yùn)的是，有一個(gè)直接的解決方案可以消除這個(gè)瓶頸。如果SCLKM信號(hào)與來自從器件的數(shù)據(jù)一起通過耦合器包裝回去，則新信號(hào)SCLKS和數(shù)據(jù)之間的時(shí)序與耦合器的傳播延遲偏斜相同。SCLKS可用于將數(shù)據(jù)時(shí)鐘回主站，其速率再次由耦合器的保證數(shù)據(jù)速率設(shè)置。在每個(gè)事務(wù)之后，輔助緩沖區(qū) MREG2 被復(fù)制到 MREG1 在本例中，這將 SPI 時(shí)鐘速率提高到完整的 45MHZ，提高了 5 倍。該解決方案的成本是額外的耦合器通道來包裝主時(shí)鐘信號(hào)和主控制器中的額外輸入移位寄存器

推薦用于SPI應(yīng)用的iCoupler器件是ADuM1401C和ADuM3441。使用這些器件可以實(shí)現(xiàn)高達(dá) 50 MHz 的數(shù)據(jù)速率。

審核編輯：郭婷