0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

在MATLAB中調(diào)用Quartus SignalTap邏輯分析儀采集數(shù)據(jù)的方法

駿龍電子 ? 來(lái)源:駿龍電子 ? 2023-02-14 15:14 ? 次閱讀

本文為大家介紹在 MATLAB 中調(diào)用 Signal Tap Logic Analyzer 采集數(shù)據(jù)的方法。列出計(jì)算機(jī)的環(huán)境配置和工程 stp 文件的配置,分析 MATLAB 中使用的腳本語(yǔ)句,以及講解在實(shí)操中可能遇到的問(wèn)題。

計(jì)算機(jī)的環(huán)境配置

Quartus 的安裝路徑下找到 alt_signaltap_run 文件,我們需要有這個(gè)文件才能在 MATLAB 中調(diào)用 Signal Tap Logic Analyzer。如下圖 (圖1) 所示:

092d0346-ac35-11ed-bfe3-dac502259ad0.jpg

圖1 Quartus 安裝路徑

將 alt_signaltap_run 文件的路徑添加到環(huán)境變量 “Path” 中。編輯環(huán)境變量,如下圖 (圖2) 所示:

09534240-ac35-11ed-bfe3-dac502259ad0.jpg

圖2 編輯環(huán)境變量

添加路徑到環(huán)境變量中,如下圖 (圖3) 所示:

097013a2-ac35-11ed-bfe3-dac502259ad0.jpg

圖3 添加路徑到環(huán)境變量中

完成以上步驟,MATLAB 才能成功運(yùn)行 alt_signaltap_run 函數(shù)。這里 alt_signaltap_run 文件的路徑是 'D:ProgramFileintelFPGA_pro20.2quartusin64',在 MATLAB 中輸入命令:

>> addpath 'D:ProgramFileintelFPGA_pro20.2quartusin64'
>> alt_signaltap_run

若出現(xiàn) alt_signaltap_run 函數(shù)的使用說(shuō)明,如下圖 (圖4) 所示,則環(huán)境配置成功。

09977064-ac35-11ed-bfe3-dac502259ad0.jpg

圖4 MATLAB 命令行窗口

建議使用前輸入“alt_signaltap_run ( 'VERBOSE_ON' )” 命令啟用提示信息,方便排查問(wèn)題。數(shù)據(jù)采集結(jié)束后必須使用 “alt_signaltap_run ( 'END_CONNECTION' )” 命令結(jié)束本次 JTAG 通信,否則會(huì)一直占用 JTAG 端口。

工程 stp 文件配置

在工程中添加 stp 文件,設(shè)置好要采樣的信號(hào)。一般在使用時(shí),輸入目標(biāo) instance 的名字作為參數(shù),在 MATLAB 中會(huì)返回指定 instance 的所有信號(hào)單次采樣得到的數(shù)據(jù)。這些數(shù)據(jù)已經(jīng)根據(jù) int32 或者 uint32 轉(zhuǎn)換成了十進(jìn)制,單個(gè)信號(hào)的位寬如果超過(guò)了 32 比特就會(huì)返回 0。因此對(duì)于要采樣的信號(hào),如果超過(guò) 32 比特,需要分開(kāi)組合成若干信號(hào)。

09bd8d08-ac35-11ed-bfe3-dac502259ad0.jpg

圖5 Signal Tap Logic Analyzer 界面

在 MATLAB 中調(diào)用函數(shù)前,需要在 Signal Tap Logic Analyzer 中設(shè)置好 JTAG 配置并保存,讓 MATLAB 能通過(guò) stp 文件找到器件進(jìn)行采樣。

MATLAB 腳本

調(diào)用 Signal Tap 采集數(shù)據(jù)的 MATLAB 腳本包含 3 個(gè)關(guān)鍵命令:

將 alt_signaltap_run 的路徑添加到搜索路徑

調(diào)用 alt_signaltap_run 函數(shù)得到數(shù)據(jù)矩陣

斷開(kāi) JTAG 鏈接

一個(gè)簡(jiǎn)單的采集腳本,如下圖 (圖6) 所示:

09e05720-ac35-11ed-bfe3-dac502259ad0.jpg

圖6 MATLAB 調(diào)用腳本

其中 'D:ProgramFileintelFPGA_pro20.2quartusin64' 是 alt_signaltap_run 文件的路徑,而 stp 文件的完整路徑和文件名為'D:Project_Examples10_jesd204b_directoutput_filesstp1.stp'。運(yùn)行后會(huì)得到矩陣 data,每一列對(duì)應(yīng)指定 instance 中的每個(gè)信號(hào),順序?yàn)?stp 文件信號(hào)的排列次序,每一行對(duì)應(yīng)一個(gè)樣點(diǎn),可以提取需要的數(shù)據(jù)進(jìn)行運(yùn)算。采集的數(shù)據(jù),如下圖 (圖7) 所示:

09fb6d08-ac35-11ed-bfe3-dac502259ad0.jpg

圖7 采集的數(shù)據(jù)

常見(jiàn)問(wèn)題

對(duì)實(shí)際操作中可能出現(xiàn)的常見(jiàn)問(wèn)題進(jìn)行小結(jié)。比如在 MATLAB 中輸入 alt_signaltap_run 命令導(dǎo)致 MATLAB 未知錯(cuò)誤閃退,這應(yīng)該是環(huán)境變量沒(méi)有設(shè)置好;在 MATLAB 提示無(wú)法建立 JTAG 鏈路,可能是 stp 文件的 JTAG 配置有更改,需要再次保存,才能通過(guò) stp 文件采集數(shù)據(jù)。

總結(jié)

本文通過(guò)講解實(shí)際操作步驟,介紹了在 MATLAB 中調(diào)用 Signal Tap Logic Analyzer 采集數(shù)據(jù)的方法,并總結(jié)了在使用過(guò)程中可能出現(xiàn)的問(wèn)題。

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • matlab
    +關(guān)注

    關(guān)注

    180

    文章

    2952

    瀏覽量

    229843
  • 計(jì)算機(jī)
    +關(guān)注

    關(guān)注

    19

    文章

    7286

    瀏覽量

    87514
  • quartus
    +關(guān)注

    關(guān)注

    16

    文章

    170

    瀏覽量

    74517
  • 邏輯分析儀
    +關(guān)注

    關(guān)注

    3

    文章

    213

    瀏覽量

    23094
  • 腳本
    +關(guān)注

    關(guān)注

    1

    文章

    383

    瀏覽量

    14791

原文標(biāo)題:在 MATLAB 中調(diào)用 Quartus SignalTap 邏輯分析儀采集數(shù)據(jù)的方法

文章出處:【微信號(hào):駿龍電子,微信公眾號(hào):駿龍電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    一種matlab調(diào)用signaltap采集數(shù)據(jù)方法

    一種matlab調(diào)用signaltap采集數(shù)據(jù)方法
    發(fā)表于 06-26 11:39 ?3885次閱讀

    集成邏輯分析儀(ILA)的使用方法

    日常FPGA開(kāi)發(fā)過(guò)程邏輯代碼設(shè)計(jì)完成后,為了驗(yàn)證代碼邏輯的正確性,優(yōu)先使用邏輯仿真(modesim)進(jìn)行驗(yàn)證。仿真驗(yàn)證通過(guò)后進(jìn)行板級(jí)驗(yàn)
    的頭像 發(fā)表于 10-01 17:08 ?3894次閱讀
    集成<b class='flag-5'>邏輯</b><b class='flag-5'>分析儀</b>(ILA)的使用<b class='flag-5'>方法</b>

    邏輯分析儀的原理和應(yīng)用

    具有 4K(4096 樣本)存儲(chǔ)器的定時(shí)分析儀 16.4ms 后將停止采集數(shù)據(jù),使您不能捕獲到第二個(gè)數(shù)據(jù)突發(fā)。圖2 高分辨率采樣通常的調(diào)
    發(fā)表于 11-27 08:19

    SignalTap邏輯分析儀

    SignalTap邏輯分析儀使用方法
    發(fā)表于 03-07 13:24

    邏輯分析儀是什么

    前后時(shí)間發(fā)生偏差時(shí),通信誤碼率就會(huì)很高,導(dǎo)致電子系統(tǒng)工作異常。工作機(jī)制方面,虛擬邏輯分析儀主要完成數(shù)據(jù)的高速采集,再利用USB接口將
    發(fā)表于 08-23 16:31

    【夢(mèng)翼師兄今日分享】 SignalTapII在線調(diào)試邏輯分析儀使用

    捕獲的數(shù)據(jù)選擇【Run Analysis】按鈕啟動(dòng)SignalTap邏輯分析儀。SignalTap
    發(fā)表于 12-04 10:30

    如何使用SignalTap II邏輯分析儀調(diào)試FPGA?

    本文將介紹SignalTap II邏輯分析儀的主要特點(diǎn)和使用流程,并以一個(gè)實(shí)例介紹該分析儀具體的操作方法和步驟。
    發(fā)表于 04-29 06:12

    使用SignalTap II邏輯分析儀調(diào)試FPGA

    本文介紹了可編程邏輯器件開(kāi)發(fā)工具Quartus II SingalTap II 嵌入式邏輯分析器的使用,并給出一個(gè)具體的設(shè)計(jì)實(shí)例,詳細(xì)介紹
    發(fā)表于 11-01 14:49 ?45次下載

    邏輯分析儀的使用

    邏輯分析儀的使用 本文主要介紹邏輯分析儀的使用步驟與方法,從探頭與被測(cè)系統(tǒng)連接、設(shè)置時(shí)鐘模式和觸發(fā)功能、捕獲、
    發(fā)表于 11-27 08:50 ?2060次閱讀

    使用SignalTap II邏輯分析儀調(diào)試FPGA

    摘 要 :本文介紹了可編程邏輯器件開(kāi)發(fā)工具Quartus II SingalTap II 嵌入式邏輯分析器的使用,并給出一個(gè)具體的設(shè)計(jì)實(shí)例
    發(fā)表于 06-20 10:42 ?1536次閱讀
    使用<b class='flag-5'>SignalTap</b> II<b class='flag-5'>邏輯</b><b class='flag-5'>分析儀</b>調(diào)試FPGA

    FPGA視頻教程之SignalTap II邏輯分析儀使用指南資料免費(fèi)下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之SignalTap II邏輯分析儀使用指南資料免費(fèi)下載包括了:1.介紹SignalTap II邏輯
    發(fā)表于 03-21 15:43 ?10次下載
    FPGA視頻教程之<b class='flag-5'>SignalTap</b> II<b class='flag-5'>邏輯</b><b class='flag-5'>分析儀</b>使用指南資料免費(fèi)下載

    邏輯分析儀使用技巧

    邏輯分析儀是為從多引腳器件和總線捕獲數(shù)據(jù)設(shè)計(jì)的。“捕獲速率”指輸入采樣的頻次,其功能與示波器的時(shí)基相同。注意在描述
    的頭像 發(fā)表于 08-28 15:29 ?5845次閱讀

    邏輯分析儀探頭的物理形式

    邏輯分析儀連接、采集分析數(shù)字信號(hào)。使用邏輯分析儀分成四步:連接、設(shè)置、
    的頭像 發(fā)表于 08-28 16:07 ?3508次閱讀

    SignalTap II的特點(diǎn)、設(shè)置流程及邏輯分析儀的設(shè)計(jì)

    伴隨著EDA工具的快速發(fā)展,一種新的調(diào)試工具Quartus II SignalTap II 滿(mǎn)足了FPGA開(kāi)發(fā)硬件調(diào)試的要求,它具有無(wú)干擾、便于升級(jí)、使用簡(jiǎn)單、價(jià)格低廉等特點(diǎn)。本
    的頭像 發(fā)表于 01-01 17:39 ?6096次閱讀
    <b class='flag-5'>SignalTap</b> II的特點(diǎn)、設(shè)置流程及<b class='flag-5'>邏輯</b><b class='flag-5'>分析儀</b>的設(shè)計(jì)

    能夠捕獲和顯示的SignalTap_II_嵌入邏輯分析儀

    能夠捕獲和顯示的SignalTap_II_嵌入邏輯分析儀介紹。
    發(fā)表于 04-10 09:28 ?6次下載